Содержание

[1 Анализ работы и определение типа логического элемента 2](#_Toc52294894)

[2 Расчет статических режимов работы схемы 6](#_Toc52294895)

[3 Моделирование работы схемы логического элемента 10](#_Toc52294896)

[Литература 15](#_Toc52294897)

# 1 Анализ работы и определение типа логического элемента

Варианту №20 соответствует схема логического элемента, представленная на рисунке 1.




Рисунок 1 ‑ Схема логического элемента

Показанные на схеме транзисторы – это транзисторы Шоттки, составленные из собственно транзистора и диода Шоттки, подключенного между базой и коллектором транзистора (рисунок 2).




Рисунок 2 – Транзисторный ключ с диодом Шоттки

Транзисторы Шоттки имеют следующие параметры:

- напряжение на открытом база-эмиттерном переходе Uбэ = 0.7 В (как и на обычном кремниевом транзисторе);

- напряжение между коллектором и эмиттером в случае открытия транзистора Uкэ = 0.4 В (для обычного кремниевого транзистора это напряжение составляет 0.1 В).

Будем полагать напряжение питания равным 5 В. Для определенности будем полагать, что используются транзисторы 2N4401.

Проведем анализ схемы исходя из возможных входных значений.

**Пусть на оба входа подан логический ноль.** Тогда база-эмиттерные (БЭ) переходы транзисторов VT1 и VT2 будут открыты, поэтому на базах этих транзисторов установится напряжение, равное 0.7 В относительно общего провода. Из схемы видно, между базой транзистора VT1 (VT2) включено три последовательно соединенных p-n-перехода:

VT1: БК(VT1), БЭ(VT3), БЭ(VT4);

VT2: БК(VT2), БЭ(VT6), БЭ(VT5).

Чтобы открыть три таких перехода, напряжение на базе транзистора VT1 (VT2) должно быть равно 3\*0.7 = 2.1 В, следовательно, указанные p-n переходы закрыты. Таким образом, закрыты транзисторы VT3, VT4, VT6 и VT5. База транзистора VT7 через резистор R3 подключена к питанию. Между выводом базы транзистора VT7 и общим проводом включены два p-n-перехода: БЭ(VT7), БЭ(VT11). Эти переходы будут открыты, поскольку для открытия двух последовательно соединенных p-n-переходов достаточно напряжения 2\*0.7 = 1.4 В. Следовательно, транзистор VT7, коллектор которого соединен с положительным полюсом источника питания через резистор R4, будет открыт. Транзистор VT11 будет открыт при условии подключения внешней нагрузки, как показано на рисунке 3 (то есть на коллектор этого транзистора через резистор должно быть подано положительное напряжение от источника питания). На базе транзистора VT11 устанавливается напряжение Uб(VT11) = 0.7 В, между коллектором и эмиттером транзистора VT7 устанавливается напряжение Uкэ(VT7) = 0.4 В, таким образом, напряжение на коллекторе VT7 (или, что то же самое, напряжение на базе VT9) Uк(VT7) = Uб(VT9) = 0.7 + 0.4 = 1.1 В.




Рисунок 3. – Подключение нагрузки, через которую течет ток при открытом нижнем транзисторе (VT11)

База-эмиттерные переходы транзисторов VT9 и VT10 соединены последовательно, поэтому для их одновременного открытия необходимо на базе VT9 иметь напряжение 2\*0.7 = 1.4 В относительно вывода Y. В рассматриваемом случае напряжение на выходе составляет 0.4 В, поэтому напряжение на базе VT9 относительно выхода равно 0.7 В, из чего можно заключить, что рассматриваемые p-n переходы (БЭ(VT9) и БЭ(VT10)) не могут быть одновременно открыты. Транзистор VT9 открыт (вообще говоря, из схемы не видно, полностью он открыт или частично, однако при разработке логических элементов в целях энергосбережения стремятся так подобрать резисторы, чтобы реализовались именно ключевые режимы работы транзисторов). Транзистор VT10 закрыт. Таким образом, **при подаче на входы логического элемента одновременно двух нулей на выходе установится значение логического нуля.**

**При подаче на входы логического элемента хотя бы одной логической единицы** (для определенности будем рассматривать вход Х1) соответствующий база-эмиттерный переход (БЭ(VT1)) будет закрыт. Тогда три последовательно соединенных p-n-перехода (БК(VT1), БЭ(VT3), БЭ(VT4)) будут открыты (для одновременного открытия этих трех последовательно соединенных p-n-переходов, как отмечалось выше, требуется на базе транзистора VT1 установить напряжение 2.1 В; база VT1 через резистор R1 подсоединена к источнику питания). В таком случае транзисторы VT3, VT4 (и/или VT6, VT5) будут открыты и в общей точке соединения коллекторов этих транзисторов (или, по-другому, на базе транзистора VT7) установится напряжение Uб(VT7) = 0.4 В. При таком напряжении транзисторы VT7, VT11 будут закрыты. База транзистора VT9 соединена с положительным полюсом источника питания через резистор R4, поэтому в рассматриваемом случае транзисторы VT9 и VT10 откроются, и **на выходе установится сигнал логической единицы.** Напряжение на выходе не будет превышать Eп – Uкэ(VT10) = 5 – 0.4 В = 4.6 В. При этом предполагается, что нагрузка подключена на выходе логического элемента так, как показано на рисунке 4.




Рисунок 4. ‑ Подключение нагрузки, через которую течет ток при открытом верхнем транзисторе (VT10)

Включение транзистора VT8 служит для регулирования напряжения на базе VT11 и не вносит изменений в логику работы схемы.

Таким образом, представленная схема реализует двухвходовый элемент «ИЛИ» (таблица 1).

Таблица 1 ‑Таблица истинности логического элемента

|  |  |  |
| --- | --- | --- |
| **Х1** | **Х2** | **Y** |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

# 2 Расчет статических режимов работы схемы

Как и в предыдущем разделе, рассмотрим случай, когда **на оба входа поданы сигналы логического нуля**. На рисунке 5 показаны токи, которые необходимо рассчитать.




Рисунок 5 – Токи в схеме логического элемента при подаче на оба входа сигналов логического нуля

При таком включении напряжение на базах транзисторов VT1, VT2 .

Ток через резистор R1:

 (1)

Ток через резистор R2:

 (2)

Транзисторы VT7 и VT11 полностью открыты. На базе транзистора VT7 устанавливается напряжение Uб(VT7) = 1.4 В.

Ток через резистор R3:

 (3)

На базе транзистора VT9, как отмечалось выше, устанавливается напряжение Uб(VT9) = 1.1 В. Падение напряжения на база-эмиттерном переходе транзистора VT9 составляет Uбэ(VT9) = 0.7 В. Следовательно, напряжение на эмиттере транзистора VT9 составляет Uэ(VT9) = 0.4 В.

Ток через резистор R8:

 (4)

Ток через резистор R8 является эмиттерным током транзистора VT9. Поскольку этот транзистор открыт, можно считать, что ток коллектора (ток через резистор R5) равен току эмиттера.

Ток через резистор R5:

 (5)

Ток через резистор R4:

 (6)

Потребляемый ток:

 (7)

Потребляемая мощность: . Такая оценка мощности является достаточно приближенной. Именно, не на всех резисторах напряжение равно напряжению питания. Кроме того, не учитываются тепловые потери на транзисторах.

Рассмотрим случай, когда на оба входа поданы **сигналы логической единицы**. На рисунке 6 показаны токи, которые необходимо рассчитать.

Как отмечалось, в рассматриваемой ситуации открыты следующие p-n-переходы: БК(VT1), БЭ(VT3), БЭ(VT4) и БК(VT2), БЭ(VT6), БЭ(VT5). Поэтому токи через резисторы R1, R2 может быть рассчитаны следующим образом:

 (8)




Рисунок 6 – Токи в схеме логического элемента при подаче на оба входа сигналов логического нуля

 (9)

Как отмечалось, в рассматриваемой ситуации транзисторы VT3, VT4, VT5, VT6 открыты, то есть напряжение в точке соединения коллекторов этих транзисторов (она же точка подключения базы транзистора VT7) Uб(VT7) = 0.4 В. Таким образом, ток через резистор R3 может быть рассчитан следующим образом:

 (10)

Транзисторы VT7 и VT11 закрыты. Транзистор VT9 открыт. Ток через резистор R4 является для этого транзистора током базы: , ток через резистор R5 является током коллектора: , ток через резистор R8 является током эмиттера: . При работе в ключевом режиме выполняются следующие соотношения:

, (11)

 ‑ коэффициент передачи тока при включении транзистора по схеме с общим эмиттером

, (12)

 ‑ коэффициент передачи тока при включении транзистора по схеме с общей базой.

Положим для определенности , .

Рассмотрим контур, содержащий резистор R4, база-эмиттерный переход транзистора VT9, резистор R8 и источник питания. Запишем второе правило Кирхгофа для этого контура:

 (13)

Согласно (11), выполняется соотношение

 (14)

Согласно (12), выполняется соотношение

 (15)

Из (13) – (15) получаем

 (16)

Таким образом,

 (17)

 (18)

Потребляемый ток:

 (19)

Потребляемая мощность: .

Потребляемая мощность: .

Напряжение на выходе не будет превышать



# 3 Моделирование работы схемы логического элемента

На рисунке 7 показаны результаты моделирования работы схемы в при значениях сигналов на входах X1 = 0, X2 = 0 в отсутствие нагрузки на выходе логического элемента. На рисунке 8 – в случае X1 = 1, X2 = 1. На рисунке 9 – в случае X1 = 0, X2 = 1. На рисунке 10 – в случае X1 = 1, X2 = 0. Используются транзисторы 2N4401, диоды Шоттки BAT17.

В таблице 2 приведено сравнение результатов моделирования и расчета для случаев X1 = 0, X2 = 0 и Х1 = 1, X2 = 1.

Таблица 2 – Сравнение результатов моделирования и расчета.

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
|  | X1 = 0, X2 = 0 | | Х1 = 1, X2 = 1 | |
| расчет | моделирование | расчет | моделирование |
|  | 0.108 | 0.111 | 0.073 | 0.092 |
|  | 0.108 | 0.111 | 0.073 | 0.092 |
|  | 0.09 | 0.095 | 0.115 | 0.105 |
|  | 0.33 | 0.338 | 0.0036 | 0.0036 |
|  | 0.033 | 0.033 | 0.36 | 0.358 |
|  | 0.033 | 0.033 | 0.36 | 0.362 |
|  | 0.4 | 0.301 | 4.4 | 3.912 |

Из таблицы 2 видно, что моделирование и приближенный расчет удовлетворительно совпадают кроме значения выходного напряжения, соответствующего логической единице. Это можно объяснить тем, что транзистор VT10 не полностью открыт (напряжение между коллектором и эмиттером этого транзистора составляет 0.9 В вместо ожидаемых 0.4 В), что связано с выбранными номиналами резисторов.




Рисунок 7 – Результаты моделирования работы схемы при значениях  
 X1 = 0, X2 = 0




Рисунок 8 – Результаты моделирования работы схемы при значениях  
 X1 = 1, X2 = 1




Рисунок 9 – Результаты моделирования работы схемы при значениях  
 X1 = 0, X2 = 1




Рисунок 10 – Результаты моделирования работы схемы при значениях  
 X1 = 1, X2 = 0

# Литература

1. Соломатин, Н.М. Логические элементы ЭВМ / Н.М. Соломатин – М.: Высшая школа, 1987. – 144 с.

2. Лехин, С.Н. Схемотехника ЭВМ / С.Н. Лехин. – СПб.: БХВ-Петербург, 2010. – 672 с.

3. Игумнов, Д.В. Основы микроэлектоники / Игумнов, Г.В. Королев, И.С. Громов. – М.: Высшая школа, 1991. – 254 с.