

Министерство науки и высшего образования Российской Федерации

Федеральное государственное бюджетное образовательное
учреждение высшего образования

**«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)**

Факультет дистанционного обучения (ФДО)

Н. С. Легостаев, К. В. Четвергов

МИКРОСХЕМОТЕХНИКА

Учебное методическое пособие

Томск 2023

Корректор: А. Н. Миронова

Легостаев Н. С., Четвергов К. В.

Микросхемотехника : учебное методическое пособие / Н. С. Легостаев, К. В. Четвергов. – Томск : ФДО, ТУСУР, 2023. – 97 с.

Представлены общие методические указания по самостоятельному изучению теоретического материала, по подготовке к контрольным работам, выполнению лабораторных работ.

© Легостаев Н. С.,
Четвергов К. В., 2023
© Оформление.
ФДО, ТУСУР, 2023

ОГЛАВЛЕНИЕ

Введение.....	4
1 Методические указания к самостоятельной работе по изучению теоретического материала.....	5
2 Методические указания по выполнению контрольной работы	9
2.1 Общие указания по выполнению текстовой контрольной работы	9
2.1 Примеры выполнения типовых заданий.....	9
3 Методические указания по выполнению лабораторных работ.....	23
3.1 Общие указания по выполнению лабораторных работ.....	23
3.2 Лабораторная работа № 1 «Синхронный счетчик с заданной последовательностью смены состояний»	24
3.3 Лабораторная работа № 2 «Усилители и преобразователи сигналов на операционных усилителях»	33
4 Методические указания по подготовке к аттестации по дисциплине	46
4.1 Общие указания по подготовке к аттестации по дисциплине.....	46
4.2 Примеры решения типовых задач	47
Литература	86
Приложение А Варианты заданий для контрольной работы	87
Приложение Б Варианты заданий для лабораторных работ.....	94

ВВЕДЕНИЕ

Микросхемотехника (интегральная схемотехника) – раздел микроэлектроники, охватывающий исследования и разработку электрических и структурных схем, используемых в интегральных микросхемах и электронной аппаратуре на их основе.

Цели и задачи дисциплины «Микросхемотехника» – формирование у обучающихся навыков расчета и проектирования схемотехнических решений, используемых при разработке цифровых полупроводниковых интегральных микросхем; формирование навыков экспериментальных исследований, проведения компьютерного моделирования и анализа работоспособности интегральных микросхем; владение навыками расчета параметров полупроводниковых микросхем на основе биполярных и МДП-транзисторов.

В рабочем учебном плане (<https://edu.tusur.ru/opops>) приведен перечень компетенций, формируемых в результате изучения дисциплины.

Целью предлагаемого учебного методического пособия является знакомство с порядком организации работы по самостоятельному изучению теоретического материала, выполнению лабораторных работ, подготовке к контрольной работе и итоговой аттестации по дисциплине.

Самостоятельная работа – основной вид учебной деятельности студентов ФДО ТУСУР, который позволяет овладевать фундаментальными знаниями, профессиональными умениями и навыками в конкретных областях знаний и (или) виде (видах) деятельности, на которые ориентирована программа бакалавриата; получать опыт творческой и исследовательской деятельности; развивать такие качества личности, как самостоятельность в принятии решений, ответственность, организованность; использовать творческий подход к решению проблем учебного и профессионального уровней.

1 МЕТОДИЧЕСКИЕ УКАЗАНИЯ К САМОСТОЯТЕЛЬНОЙ РАБОТЕ ПО ИЗУЧЕНИЮ ТЕОРЕТИЧЕСКОГО МАТЕРИАЛА

В учебном пособии по дисциплине «Микросхемотехника» теоретический материал представлен в восьми главах.

Глава 1 Методологические основы анализа и проектирования интегральных микросхем

Необходимо знать основные и специальные функции цифровых и аналоговых микроэлектронных структур, формы представления булевых функций, принципы схемотехники, основные этапы проектирования интегральных микросхем, уровни схемотехнического представления интегральных микросхем. Важно изучить классификацию потенциальных цифровых интегральных микросхем по типу логики.

Глава 2 Характеристики и параметры интегральных микросхем

Следует знать физический смысл коэффициента объединения по входу логического элемента и коэффициента разветвления по выходу логического элемента; назначение передаточной, входной и выходной характеристик и способы определения этих характеристик; основные параметры цифровых микросхем при работе в динамическом режиме, а также энергетические характеристики и параметры.

Глава 3 Элементы интегральных микросхем

Требуется изучить основные типы резисторов и конденсаторов ИМС. Знать диодные структуры, совместимые с *n-p-n*-структурами. Особое внимание следует уделить изучению режимов работы многоэмиттерных транзисторов (МЭТ), поскольку они находят применение в базовых логических

элементах транзисторно-транзисторной логики (ТТЛ). Важно знать схемы составных транзисторов и уметь определять токи на полюсах составных транзисторов *n-p-n*- и *p-n-p*-типов.

Глава 4 Функциональные узлы цифровых интегральных микросхем

Изучение необходимо начать с транзисторных ключей на биполярных транзисторах. Важно знать схемы ключей с общим эмиттером на транзисторах *n-p-n*- и *p-n-p*-типов, режимы работы и методики определения основных параметров для импульсного режима; блок-схему формирования ключевых схем на МДП-транзисторах. Особое внимание следует уделить схемам и рассмотрению принципа действия инверторов на МДП-транзисторах, получивших в настоящее время наибольшее распространение; основным динамическим параметрам инвертора с линейной нагрузкой при включении транзистора по схеме с общим истоком. Необходимо знать принцип работы переключателя тока в статическом режиме, принцип действия бистабильной ячейки и бистабильной ячейки с отдельными входами установки.

Глава 5 Схемотехника цифровых микроэлектронных структур

Следует освоить электрические схемы, принцип действия и основные статические параметры базовых логических элементов транзисторно-транзисторной логики (ТТЛ), логических элементов ТТЛ с диодами и транзисторами Шоттки и логических элементов на комплементарных МДП-транзисторах, поскольку среди современных потенциальных цифровых интегральных микросхем доминируют именно эти три схемно-технологических направления построения интегральных микросхем.

Глава 6 Комбинационные и последовательностные микроэлектронные структуры

Изучение нужно начать с логических элементов И, ИЛИ, НЕ, которые составляют булевый базис, а также с элементов И-НЕ, ИЛИ-НЕ, каждый из которых обладает функциональной полнотой. Необходимо знать основные свойства и теоремы булевых функций. Особое внимание следует обратить на минимизацию функций алгебры логики, а правила минимизации булевых функций знать наизусть. Методику синтеза комбинационных устройств необходимо усвоить твердо и только после этого переходить к изучению мультиплексоров, шифраторов, дешифраторов, сумматоров и цифровых компараторов. Обратите внимание на особенности выходов логических элементов ТТЛ.

Изучение цифровых микроэлектронных устройств последовательностного типа необходимо начать с триггеров, поскольку они находят широкое применение и являются функциональными узлами других последовательностных цифровых устройств (ПЦУ) – регистров, счетчиков и делителей частоты. При изучении ПЦУ особое внимание обратите на классификацию, функциональные схемы и их условное графическое обозначение, метки выводов, несущих логическую информацию.

Глава 7 Основные функциональные узлы аналоговой интегральной микроэлектроники

Необходимо знать схему интегрального источника тока, управляемого током и модификации этой схемы, а также схемы источников постоянного напряжения, схемы дифференциальных усилителей на биполярных и полевых транзисторах. Обучающиеся должны изучить принцип действия этих схем и уметь определять электрические величины и параметры. Следует твердо уяснить условия реализации отрицательной обратной связи для

операционных усилителей (ОУ), знать характеристики и параметры ОУ, предназначенные для использования в качестве исходных данных при проектировании.

Глава 8 Цифроаналоговые и аналого-цифровые преобразователи

Необходимо знать основные параметры цифроаналоговых и аналого-цифровых преобразователей (ЦАП и АЦП). Следует изучить классификацию ЦАП по способам преобразования входного кода и схемам формирования выходного напряжения (тока), особенности построения и функционирования ЦАП. Особое внимание следует уделить n -разрядным ЦАП на базе двоично-взвешенных резисторов и на базе резисторной матрицы типа R-2R.

Обучающиеся должны знать классификацию аналого-цифровых преобразователей с указанием процесса преобразования аналоговой величины в цифровую, особенности построения и функционирования АЦП. Особое внимание следует уделить АЦП последовательных приближений, поскольку они являются наиболее распространенным вариантом последовательных АЦП, обеспечивают высокую точность и высокую скорость преобразования.

2 МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ВЫПОЛНЕНИЮ КОНТРОЛЬНОЙ РАБОТЫ

2.1 Общие указания по выполнению текстовой контрольной работы

Рабочая программа по дисциплине предполагает выполнение одной текстовой контрольной работы. Контрольная работа посвящена проектированию цифровых устройств комбинационного либо последовательностного типа.

В ходе выполнения контрольной работы необходимо выполнить одно задание в соответствии с выбранным вариантом. Номер варианта выбирается по общим правилам с использованием следующей формулы:

$$V = (N \times K) \operatorname{div} 100,$$

где V – искомый номер варианта,

N – общее количество вариантов,

K – код варианта,

div – целочисленное деление.

При $V = 0$ выбирается максимальный вариант.

Варианты заданий для выполнения контрольной работы представлены в приложении А.

Отчет по контрольной работе следует оформлять в соответствии с требованиями Образовательного стандарта ТУСУР 01-2021 «Работы студенческие по направлениям подготовки и специальностям технического профиля. Общие требования и правила оформления» (<https://regulations.tusur.ru/documents/70>).

2.1 Примеры выполнения типовых заданий

Задание 1. *Проектирование устройства, зажигающего светодиод, если пять из семи входных двоичных сигналов принимают единичное значение.*

Для определения числа входных двоичных сигналов, принимающих единичное значение, необходимо просуммировать все входные сигналы

с одинаковым (единичным) весом. Для суммирования семи входных сигналов можно использовать два полных одноразрядных двоичных сумматора и один двухразрядный (рис. 2.1).

Для включения светодиода при пяти единичных входных сигналах необходимо использовать комбинационную логическую схему, формирующую уровень логического нуля только при наличии на выходе сумматора двоичного кода числа $5 = 101_2$. Такая комбинационная схема должна реализовать булеву функцию $f = \overline{p s_1 s_0}$ (рис. 2.1).




Рис. 2.1 – Комбинационная схема, реализующая булеву функцию

$$f = \overline{p s_1 s_0}$$




Рис. 2.2 – Схема электрическая принципиальная, реализующая булеву функцию $f = \overline{p s_1 s_0}$

Принципиальную схему проектируемого устройства реализуем на интегральных микросхемах ТТЛШ серии К555. В состав серии К555 входит микросхема К555ИМ5, содержащая в одном корпусе два одноразрядных полных двоичных сумматора. С целью сокращения номенклатуры используемых микросхем двухразрядный сумматор выполним на двух одноразрядных полных сумматорах.

Для реализации логической части устройства необходимы инвертор и логический элемент 3И-НЕ. Подключение светодиода предполагает применение микросхемы с открытым коллекторным выходом. С целью сокращения номенклатуры микросхем логическую часть можно построить на микросхеме К555ЛА10, содержащей 3 логических элемента 3И-НЕ с открытым коллектором. Схема электрическая принципиальная представлена на рисунке 2.2.

Задание 2. Проектирование комбинационной схемы, реализующей булеву функцию $f = A\bar{B} + \bar{A}(C + D) + \overline{BCD}$ с использованием мультиплексора.

Любую логическую функцию четырех переменных можно реализовать на восьмиканальном мультиплексоре (рис. 2.3). Выберем восьмиканальный мультиплексор К555КП7. Мультиплексор К555КП7 имеет инверсный вход разрешения, прямой и инверсный выходы. Сигналы A, B, C будем подавать на адресные входы мультиплексора, а сигнал D будем использовать как настроечный.

Выражение булевой функции, реализуемой мультиплексором на прямом выходе, имеет вид:

$$f_{MS,пр} = \bar{E}(\bar{A} \bar{B} \bar{C} x_0 + \bar{A} \bar{B} C x_1 + \bar{A} B \bar{C} x_2 + \bar{A} B C x_3 + A \bar{B} \bar{C} x_4 + A \bar{B} C x_5 + A B \bar{C} x_6 + A B C x_7).$$




Рис. 2.3 – Восьмиканальный мультиплексор

Выражение булевой функции, реализуемой мультиплексором на инверсном выходе, имеет вид:

$$f_{MS\text{ инв}} = \overline{E}(\overline{A} \overline{B} \overline{C} \overline{x_0} + \overline{A} \overline{B} C \overline{x_1} + \overline{A} B \overline{C} \overline{x_2} + \overline{A} B C \overline{x_3} + A \overline{B} \overline{C} \overline{x_4} + A \overline{B} C \overline{x_5} + A B \overline{C} \overline{x_6} + A B C \overline{x_7}).$$

Используя законы булевой алгебры, преобразуем выражение заданной булевой функции:

$$\begin{aligned} f &= A \overline{B} + \overline{A}(C + D) + B \overline{C} \overline{D} = A \overline{B}(C + \overline{C}) + \overline{A}(B + \overline{B})C + \\ &+ \overline{A}(B + \overline{B})(C + \overline{C})D + (A + \overline{A})B \overline{C} + (A + \overline{A})B(C + \overline{C})\overline{D} = \\ &= \overline{A} \overline{B} \overline{C} D + \overline{A} \overline{B} C + \overline{A} B \overline{C} + \overline{A} B C + A \overline{B} \overline{C} + A \overline{B} C + A B \overline{C} + A B C \overline{D}. \end{aligned}$$

Сравнивая преобразованное выражение заданной функции с выражением $f_{MS\text{ пр}}$, определяем, что для реализации булевой функции на прямом выходе мультиплексора необходимо на его информационные входы подать сигналы:

$$x_0 = D, x_1 = x_2 = x_3 = x_4 = x_5 = x_6 = 1, x_7 = \overline{D}.$$




Рис. 2.4 – Комбинационная схема, реализующая булеву функцию $f = A\bar{B} + \bar{A}(C + D) + B\bar{C}\bar{D}$

с использованием мультиплексора K555КП7

Сравнивая преобразованное выражение заданной функции с выражением $f_{MS_{инв}}$, определяем, что для реализации булевой функции на инверсном выходе мультиплексора необходимо на его информационные входы подать сигналы, удовлетворяющие условиям:

$$\overline{x_0} = D, \overline{x_1} = \overline{x_2} = \overline{x_3} = \overline{x_4} = \overline{x_5} = \overline{x_6} = 1, \overline{x_7} = \overline{D}.$$

Прямые значения этих сигналов получим, применяя логическую операцию «инверсия»:

$$x_0 = \overline{D}, x_1 = x_2 = x_3 = x_4 = x_5 = x_6 = 0, x_7 = D.$$

Комбинационная схема, реализующая булеву функцию $f = A\overline{B} + \overline{A}(C + D) + B\overline{CD}$ с использованием мультиплексора К555КП7, представлена на рисунке 2.4.

Задание 3. Проектирование комбинационной схемы, реализующей булеву функцию $f = A \oplus B \oplus C$ с использованием дешифратора.

Любую булеву функцию трех переменных можно реализовать с использованием полного дешифратора на три входа. Для этого переменные булевой функции необходимо подать на информационные входы дешифратора. Если выходы дешифратора являются прямыми, на них формируются все возможные минтермы входных переменных. Если выходы дешифратора являются инверсными, на них формируются все возможные инверсии минтермов (макстермы) входных переменных.

Наиболее удобной формой представления булевой функции для ее реализации с использованием дешифратора является выражение в совершенной дизъюнктивной нормальной форме.

Представим выражение заданной булевой функции в совершенной дизъюнктивной нормальной форме:

$$\begin{aligned} f = A \oplus B \oplus C &= (A \oplus B) \overline{C} + \overline{(A \oplus B)} C = (A\overline{B} + \overline{A}B) \overline{C} + (AB + \overline{A}\overline{B}) C = \\ &= \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC = m_1 + m_2 + m_4 + m_7. \end{aligned}$$

Заданную булеву функцию реализуем с использованием дешифратора К555ИД7 (трехходовый полный дешифратор с инверсными выходами, с одним прямым и двумя инверсными входами разрешения, связанными логической функцией «конъюнкция»).

Для реализации дизъюнкции минтермов заданной булевой функции необходимо сигналы с соответствующих выходов дешифратора подать на комбинационную логическую схему 4ИЛИ. Так как выходы дешифратора К555ИД7 являются инверсными, комбинационную логическую схему синтезируем на основе соотношения:

$$m_1 + m_2 + m_4 + m_7 = \overline{\overline{m_1 + m_2 + m_4 + m_7}} = \overline{\overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}}.$$

Соотношение показывает необходимость применения четырехходового логического элемента И-НЕ. Из состава микросхем серии К555 выберем микросхему К555ЛА1 (два четырехходовых логических элемента И-НЕ).

Комбинационная схема, реализующая булеву функцию $f = A \oplus B \oplus C$ с использованием дешифратора К555ИД7, представлена на рисунке 2.5.

Для разрешения работы дешифратора на его прямой вход разрешения следует подать напряжение уровня логической единицы, а на инверсные входы разрешения – напряжения уровней логического нуля. С этой целью прямой вход дешифратора подключен к источнику напряжения +5 В через резистор сопротивлением 1 кОм, а инверсные входы разрешения заземлены.




Рис. 2.5 – Комбинационная схема, реализующая булеву функцию $f = A \oplus B \oplus C$ с использованием дешифратора К555ИД7


Задание 4. Проектирование суммирующего счетчика с коэффициентом пересчета 290 с обеспечением индикации состояния на цифро-буквенных индикаторах.

В связи с тем что счетчик должен обеспечивать индикацию состояний, его целесообразно строить на микросхемах счетчиков с коэффициентом пересчета 10. Для реализации коэффициента пересчета, задаваемого трехзначным десятичным числом, необходимо использовать три микросхемы

десятичных счетчиков, соединенных каскадно. В качестве десятичных счетчиков выберем микросхемы ТТЛШ К555ИЕ6. Для обеспечения суммирующего счета необходимо выход переноса « ≥ 9 » предыдущего счетчика соединить со счетным суммирующим входом «+1» последующего счетчика, на счетные вычитающие входы «-1» всех счетчиков подать уровень логической единицы, а входные тактовые импульсы подавать на счетный суммирующий вход «+1» счетчика младшего разряда. Для блокирования возможности предустановки на входы разрешения записи « \bar{V} » всех счетчиков следует подать уровень логической единицы. Неиспользуемые информационные входы D0–D3 счетчиков целесообразно заземлить. Суммирующий счетчик с коэффициентом пересчета 290 должен обнуляться при попытке перехода из 289-го состояния в 290-е. Это обеспечивается подачей на входы сброса счетчиков « \bar{R} » сигнала логического нуля с выхода логического элемента 4И-НЕ (микросхема DD1.1).

Индикацию состояний счетчика организуем на цифро-буквенных индикаторах АЛС324А с использованием специализированных микросхем управления цифро-буквенными индикаторами К514ИД1.

Схема электрическая принципиальная суммирующего счетчика с коэффициентом пересчета 290, обеспечивающего индикацию состояний, представлена на рисунке 2.6.



DD1 - К555ЛА1 (вывод 7 заземлить, вывод 14 к источнику +5В)

DD2 - DD4 - К555ИЕ6 (вывод 8 заземлить, вывод 16 к источнику +5В)

DD5 - DD7 - К514ИД1 (вывод 8 заземлить, вывод 16 к источнику +5В)

HG1 - HG3 - АЛС324А

Рис. 2.6 – Схема электрическая принципиальная суммирующего счетчика с коэффициентом пересчета 290

Задание 5. Проектирование генератора импульсов заданной формы.

Спроектируем генератор импульсов по заданной временной диаграмме (рис. 2.7).




Рис. 2.7 – Временная диаграмма генератора

На периоде заданной временной диаграммы (рис. 2.7) генератора импульсов можно выделить 16 тактовых интервалов, поэтому его однозначным математическим описанием является булева функция четырех переменных (рис. 2.8).




Рис. 2.8 – Временные диаграммы булевой функции четырех переменных

Из временных диаграмм на рисунке 2.8 следует, что сигналу заданной формы соответствует булева функция:

$$\begin{aligned} f(ABCD) &= f(0,1,2,4,5,7,10,11,12,13) = \\ &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D + \\ &+ \overline{A}BC\overline{D} + \overline{A}BCD + A\overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}CD. \end{aligned}$$

Все возможные наборы четырех булевых переменных можно сформировать на выходах четырехразрядного двоичного счетчика, так как его коэффициент пересчета, равный 16, совпадает с числом всех возможных наборов переменных. В качестве четырехразрядного двоичного счетчика будем использовать микросхему K555ИЕ5. В составе микросхемы K555ИЕ5 реализованы счетный триггер и двоичный счетчик с коэффициентом пересчета 8. Объединяя выход триггера «Q0» со счетным входом «C2», получаем счетчик с коэффициентом пересчета 16. Временным диаграммам на рисунке 2.8 отвечает следующее соответствие булевых переменных и выходов счетчика: Q0 = D, Q1 = C, Q2 = B, Q3 = A.

Логическую функцию четырех переменных реализуем на восьмиканальном мультиплексоре K555КП7. Мультиплексор K555КП7 имеет инверсный вход разрешения, прямой и инверсный выходы. Сигналы B, C, D будем подавать на адресные входы мультиплексора, а сигнал A будем использовать как настроечный.

Выражение булевой функции, реализуемой мультиплексором на прямом выходе, имеет вид:

$$\begin{aligned} f_{MS\text{ пр}} &= \overline{E}(\overline{B}\overline{C}\overline{D}x_0 + \overline{B}\overline{C}Dx_1 + \overline{B}C\overline{D}x_2 + \overline{B}CDx_3 + B\overline{C}\overline{D}x_4 + \\ &+ B\overline{C}Dx_5 + BC\overline{D}x_6 + BCDx_7). \end{aligned}$$

Сравнивая преобразованное выражение реализуемой булевой функции с выражением $f_{MS\text{ пр}}$, определяем, что на информационные входы мультиплексора необходимо подать сигналы:

$$x_0 = x_1 = x_7 = \overline{A}, \quad x_2 = x_4 = x_5 = \overline{A} + A = 1, \quad x_3 = A, \quad x_6 = 0.$$

Инверсное значение переменной A сформируем с помощью микросхемы К555ЛН1 (шесть логических элементов НЕ).

Схема электрическая принципиальная генератора импульсов заданной формы представлена на рисунке 2.9.




Рис. 2.9 – Схема электрическая принципиальная генератора импульсов заданной формы

3 МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ

3.1 Общие указания по выполнению лабораторных работ

Рабочая программа по дисциплине предполагает выполнение двух виртуальных лабораторных работ. Лабораторные работы выполняются с использованием компьютерной системы моделирования электронных схем ASIMES. Программное обеспечение размещено в разделе «Дополнительное ПО» Личного кабинета студента.

Для выполнения лабораторных работ к конфигурации компьютерной техники предъявляются следующие минимальные системные требования:

– процессор Pentium 2 – 333 MHz, ОЗУ 32 MB, видеокарта с 8 MB памяти, 10 MB свободного места на HDD, операционная система Windows98\2000\XP, монитор диагональю 15 дюймов с разрешением 1024x768 или 800x600.

Лабораторная работа № 1 предусматривает проектирование и экспериментальную проверку работы синхронного счетчика с заданной последовательностью смены состояний.

Лабораторная работа № 2 предусматривает экспериментальное исследование усилителей и преобразователей сигналов на операционных усилителях.

Выбор варианта лабораторных работ осуществляется по общим правилам с использованием формулы:

$$V = (N \times K) \operatorname{div} 100,$$

где V – искомый номер варианта,

N – общее количество вариантов,

K – код варианта,

div – целочисленное деление (дробная часть отбрасывается).

При $V = 0$ выбирается максимальный вариант.

Перечень вариантов для выполнения лабораторных работ представлен в приложении Б.

Описание компьютерной системы моделирования приведено в виртуальной среде ASIMEC.

3.2 Лабораторная работа № 1

«Синхронный счетчик с заданной последовательностью смены состояний»

Цель лабораторной работы – проектирование и экспериментальная проверка работы синхронного счетчика с произвольной последовательностью смены состояний.

Задание

Спроектировать счетчик, состояния которого изменяются в цикле в следующей последовательности: $8 \rightarrow 10 \rightarrow 12 \rightarrow 14 \rightarrow 15 \rightarrow 0 \rightarrow 2 \rightarrow 4 \rightarrow 6$.

Синтез счетчика

В структуру счетчика должен входить блок элементов памяти и комбинационная схема переходов. В качестве элементов памяти можно использовать синхронные D -триггеры с динамическими тактовыми входами. Количество триггеров определяется выражением $n = \lceil \log_2 Q_{\max} \rceil + 1$, где Q_{\max} – десятичный код максимального состояния счетчика в цикле. Для проектируемого счетчика $Q_{\max} = 14$, поэтому блок элементов памяти должен содержать $n = \lceil \log_2 14 \rceil + 1 = \lceil 3,8 \rceil + 1 = 3 + 1 = 4$ триггера. Поскольку счетчик синхронный, входы синхронизации всех триггеров объединяются и используются как счетный вход счетчика. Состояние счетчика определяется двоичным кодом, зафиксированным на его триггерах.

Комбинационная схема переходов представляет собой комбинационное цифровое устройство, имеющее $n = \lceil \log_2 Q_{\max} \rceil + 1$ входов и $n = \lceil \log_2 Q_{\max} \rceil + 1$ выходов. На входы схемы подаются сигналы с прямых выходов D -триггеров. Сигналы с выходов схемы переходов воздействуют на информационные входы D -триггеров. Таким образом, на каждом выходе схемы переходов реализуется булева функция от $n = \lceil \log_2 Q_{\max} \rceil + 1$ аргументов: $D_i = f_i(Q_n, \dots, Q_1)$, $i = \overline{1, n}$. Таблицы истинности этих функций определяются таблицей переходов счетчика (табл. 3.1).

Таблица 3.1 – Таблица переходов счетчика с последовательностью смены состояний $8 \rightarrow 10 \rightarrow 12 \rightarrow 14 \rightarrow 15 \rightarrow 0 \rightarrow 2 \rightarrow 4 \rightarrow 6$

Текущее состояние счетчика					Последующее состояние счетчика				
Q_t	Q_4	Q_3	Q_2	Q_1	Q_{t+1}	D_4	D_3	D_2	D_1
8	1	0	0	0	10	1	0	1	0
10	1	0	1	0	12	1	1	0	0
12	1	1	0	0	14	1	1	1	0
14	1	1	1	0	15	1	1	1	1
15	1	1	1	1	0	0	0	0	0
0	0	0	0	0	2	0	0	1	0
2	0	0	1	0	4	0	1	0	0
4	0	1	0	0	6	0	1	1	0
6	0	1	1	0	8	1	0	0	0

На основании таблицы переходов формируется совмещенная таблица истинности функций $D_4 = f_4(Q_4, Q_3, Q_2, Q_1)$, $D_3 = f_3(Q_4, Q_3, Q_2, Q_1)$, $D_2 = f_2(Q_4, Q_3, Q_2, Q_1)$, $D_1 = f_1(Q_4, Q_3, Q_2, Q_1)$ (табл. 3.2).

Таблица 3.2 – Совмещенная таблица истинности функций D_4, D_3, D_2, D_1

Номер набора	Q_4	Q_3	Q_2	Q_1	D_4	D_3	D_2	D_1
0	0	0	0	0	0	0	1	0
1	0	0	0	1	x	x	x	x
2	0	0	1	0	0	1	0	0
3	0	0	1	1	x	x	x	x
4	0	1	0	0	0	1	1	0
5	0	1	0	1	x	x	x	x
6	0	1	1	0	1	0	0	0
7	0	1	1	1	x	x	x	x
8	1	0	0	0	1	0	1	0
9	1	0	0	1	x	x	x	x
10	1	0	1	0	1	1	0	0
11	1	0	1	1	x	x	x	x
12	1	1	0	0	1	1	1	0
13	1	1	0	1	x	x	x	x
14	1	1	1	0	1	1	1	1
15	1	1	1	1	0	0	0	0

Для минимизации булевых функций $D_4 = f_4(Q_4, Q_3, Q_2, Q_1)$, $D_3 = f_3(Q_4, Q_3, Q_2, Q_1)$, $D_2 = f_2(Q_4, Q_3, Q_2, Q_1)$, $D_1 = f_1(Q_4, Q_3, Q_2, Q_1)$ сформируем карты Карно (рис. 3.1).

	Q_4				
	0	2	10	8	
	4	6	14	12	Q_3
Q_1	5	7	15	13	
	1	3	11	9	
	Q_2				

Рис. 3.1 – Карта Карно функции четырех переменных с номерами логических наборов аргументов

Этап минимизации булевых функций по картам Карно отражают рисунки 3.2–3.5.




Рис. 3.2 – Карта Карно функции $D_4 = f_4(Q_4, Q_3, Q_2, Q_1)$




Рис. 3.3 – Карта Карно функции $D_3 = f_3(Q_4, Q_3, Q_2, Q_1)$




Рис. 3.4 – Карта Карно функции $D_2 = f_2(Q_4, Q_3, Q_2, Q_1)$




Рис. 3.5 – Карта Карно функции $D_1 = f_1(Q_4, Q_3, Q_2, Q_1)$

Минимизированные выражения булевых функций имеют вид:

$$D_4 = Q_4 \bar{Q}_1 + \bar{Q}_4 Q_3 Q_2, \quad D_3 = \bar{Q}_3 Q_2 + Q_4 Q_3 \bar{Q}_1 + \bar{Q}_4 Q_3 \bar{Q}_2,$$

$$D_2 = \bar{Q}_4 \bar{Q}_2 + Q_4 Q_3 \bar{Q}_1 + Q_4 \bar{Q}_3 \bar{Q}_2, \quad D_1 = Q_4 Q_3 Q_2 \bar{Q}_1.$$

Для проверки правильности функционирования счетчика необходимо сигналы с прямых выходов D -триггеров подать на семисегментный индикатор, соблюдая соответствие весов разрядов выходов счетчика и входов индикатора. Такая проверка производится в режиме моделирования схемы (режим инициируется кнопкой «Запустить моделирование»).

Кроме того, следует получить осциллограммы выходных сигналов счетчика. Подтверждение правильности работы требует построения четырех синхронизированных временных диаграмм. Однако среда программы ASIMEC допускает использование только одного двухлучевого осциллографа. По этой причине сформируем сигнал, уровень которого в соответствующих тактовых интервалах пропорционален двоичному коду на выходе счетчика. Для формирования такого сигнала дополним схему счетчика цифро-аналоговым преобразователем (ЦАП), выполненным на операционном усилителе (рис. 3.6).




Рис. 3.6 – Цифро-аналоговый преобразователь

Выходное напряжение ЦАП определяется выражением:

$$U_{\text{ВЫХ}} = -\frac{R_{\text{oc}}}{8R} \sum_{k=1}^4 2^{k-1} \cdot U_{Q_k} = -\frac{R_{\text{oc}} U_{Q_k}}{8R} \sum_{k=1}^4 2^{k-1} \cdot Q_k = -\frac{R_{\text{oc}} U_Q}{8R} Q,$$

где Q_k – двоичная цифра k -го разряда выходного кода счетчика;

$Q = 8 \cdot Q_4 + 4 \cdot Q_3 + 2 \cdot Q_2 + 1 \cdot Q_1$ – десятичный номер состояния счетчика;

U_Q – амплитуда сигналов на выходах D -триггеров.

С целью обеспечения равенства $|U_{\text{вых}}| = Q$ необходимо выполнение условия $\frac{R_{\text{ос}} U_Q}{8R} = 1$, откуда $R_{\text{ос}} = \frac{8}{U_Q} R = \frac{8}{5} R = 1,6R$. Положим $R = 10 \text{ кОм}$,

тогда $R_{\text{ос}} = 16 \text{ кОм}$. Для обеспечения положительной полярности напряжения на осциллограмме необходимо выходной сигнал ЦАП подать на общий вход осциллографа, а сигнальный вход осциллографа заземлить.

На счетный вход счетчика подадим сигнал с генератора импульсов. В редакторе свойств (открывается путем двойного клика мыши на графическом обозначении генератора) в разделе «Параметры» рекомендуется установить следующие значения: $ll = 0$; $hl = 5$; $ic = 0$; $td = 0$; $tr = 0$; $tf = 0$; $pw = 0,5$; $per = 1$ (рис. 3.7).

General	
ll	0
hl	5
ic	0
td	0
tr	0
tf	0
pw	0.5
per	1

Рис. 3.7 – Параметры генератора импульсов

Виртуальный макет синтезированного счетчика представлен на рисунке 3.8.




Рис. 3.8 – Виртуальный макет синтезированного счетчика

Экспериментальная проверка функционирования счетчика

Для выполнения моделирования в инспекторе объектов рекомендуется установить параметры, представленные на рисунке 3.9.

General	
General	
Time ratio	1
Параметры моделирования	
General	
method	трапеций
reltol	0.01
abstol	0.01
points	30000
Параметры анализа	
General	
tstep	0.1
tstop	10000
hmax	0
Исп.Нач.Усл.	Да

Рис. 3.9 – Параметры моделирования счетчика

Осциллограмма сигнала с выхода ЦАП представлена на рисунке 3.10. Осциллограмма подтверждает, что счетчик работает циклически с коэффициентом пересчета $k_{сч} = 9$, а последовательность смены состояний счетчика $8 \rightarrow 10 \rightarrow 12 \rightarrow 14 \rightarrow 15 \rightarrow 0 \rightarrow 2 \rightarrow 4 \rightarrow 6$.




Рис. 3.10 – Осциллограмма сигнала с выхода ЦАП

Выводы

В ходе выполнения лабораторной работы было проведено проектирование и экспериментальная проверка работы синхронного счетчика, состояния которого изменяются в цикле в следующей последовательности: $8 \rightarrow 10 \rightarrow 12 \rightarrow 14 \rightarrow 15 \rightarrow 0 \rightarrow 2 \rightarrow 4 \rightarrow 6$.

Моделирование проводилось в виртуальной среде ASIMEC и подтвердило правильность расчётов.

Содержание отчета. Отчет по лабораторной работе должен отражать последовательность проектирования, схему виртуального макета, осциллограмму выходного напряжения ЦАП, вставленные из виртуальной среды ASIMEC, и выводы по работе.

При оформлении отчета следует руководствоваться требованиями Образовательного стандарта ТУСУР 01-2021 «Работы студенческие по направлениям подготовки и специальностям технического профиля. Общие требования и правила оформления» (<https://regulations.tusur.ru/documents/70>).

3.3 Лабораторная работа № 2

«Усилители и преобразователи сигналов на операционных усилителях»

Цель лабораторной работы – экспериментальное исследование аналоговых микроэлектронных устройств, выполненных на операционных усилителях.

Задание

1. Спроектировать инвертирующий усилитель постоянного тока с коэффициентом усиления $k_U = 31$. Выполнить экспериментальную проверку функционирования.
2. Спроектировать неинвертирующий усилитель постоянного тока с коэффициентом усиления $k_U = 55$. Выполнить экспериментальную проверку функционирования.
3. Определить параметры частотной характеристики активного полосового RC -фильтра. Сравнить результаты экспериментальных исследований с расчётными параметрами.

Проектирование инвертирующего усилителя постоянного тока на операционном усилителе с заданным коэффициентом усиления

Инвертирующий усилитель постоянного тока можно реализовать на основе инвертирующего включения операционного усилителя (рис. 3.11), используя в качестве элементов с операторными сопротивлениями Z_1 и Z_2

резисторы R_1 и R_2 соответственно. Тогда коэффициент усиления усилителя

определяется выражением $k_U = -\frac{R_2}{R_1}$.




Рис. 3.11 – Инвертирующий усилитель постоянного тока на основе инвертирующего включения операционного усилителя

Резисторы, используемые в схемах с операционными усилителями, имеют типичное сопротивление порядка кОм. Использование резисторов с сопротивлениями менее 1 кОм нежелательно, так как они могут вызвать чрезмерный ток, перегружающий выход операционного усилителя. Резисторы с сопротивлениями более 1 МОм могут внести повышенный тепловой шум и сделать схему чувствительной к случайным ошибкам вследствие токов смещения.

Зададим сопротивление $R_1 = 10$ кОм. Тогда $R_2 = k_U R_1 = 31 \cdot 10 = 310$ (кОм)

С целью проверки функционирования подадим на вход усилителя сигнал синусоидальной формы. Для обеспечения работы операционного усилителя в линейном режиме амплитуда синусоидального напряжения должна быть ограничена величиной

$$U_{\text{вх max}} = \frac{U_{\text{нас}}}{k_U},$$

где $U_{\text{нас}}$ – напряжение насыщения операционного усилителя.

Модель идеального операционного усилителя в системе ASIMEC имеет значение параметра $U_{\text{нас}} = 15 \text{ В}$, поэтому $U_{\text{вх max}} = \frac{15}{32} = 0,48 \text{ В}$. Зададим величину амплитуды входного сигнала $U_{m \text{ вх}} = 0,3 \text{ В}$. Для контроля выходного напряжения подключим осциллограф к выходу усилителя.

Виртуальный макет инвертирующего усилителя постоянного тока представлен на рисунке 3.12.




Рис. 3.12 – Виртуальный макет инвертирующего усилителя
постоянного тока

Экспериментальная проверка функционирования усилителя. Для выполнения моделирования в инспекторе объектов установим определенные параметры, представленные на рисунке 3.13.

General	
Параметры моделирования	
General	
method	трапеций
reltol	0.001
abstol	0.001
points	30000
Параметры анализа	
General	
tstep	0.1
tstop	100
hmax	0
Исп.Нач.Усл.	Да

Рис. 3.13 – Параметры моделирования инвертирующего усилителя
постоянного тока

Осциллограммы входного и выходного напряжений инвертирующего усилителя представлены на рисунке 3.14.




Рис. 3.14 – Осциллограммы входного и выходного напряжений инвертирующего усилителя постоянного тока

Временные диаграммы показывают: усилитель инвертирует входное напряжение; амплитуда входного напряжения $U_{m\text{ вх}} = 0,3 \text{ В}$, амплитуда вы-

ходного напряжения $U_{m\text{ вых}} \approx 9,3 \text{ В}$, то есть $|k_U| = \frac{9,3}{0,3} = 31$.

Проектирование неинвертирующего усилителя постоянного тока на операционном усилителе с заданным коэффициентом усиления

Неинвертирующий усилитель постоянного тока можно реализовать на основе неинвертирующего включения операционного усилителя (рис. 3.15), используя в качестве элементов с операторными сопротивлениями Z_1 и Z_2 резисторы R_1 и R_2 соответственно. Тогда коэффициент усиления усилителя определяется выражением $k_U = 1 + \frac{R_2}{R_1}$.




Рис. 3.15 – Неинвертирующий усилитель постоянного тока на основе неинвертирующего включения операционного усилителя

Зададим сопротивление $R_1 = 10 \text{ кОм}$. Тогда

$$R_2 = (k_U - 1)R_1 = (55 - 1) \cdot 10 = 540 \text{ (кОм)}.$$

С целью проверки функционирования подадим на вход усилителя сигнал синусоидальной формы. Для обеспечения работы операционного усилителя в линейном режиме амплитуду входного сигнала установим равной величине $U_{m \text{ ВХ}} = 0,2 \text{ В}$. Для контроля выходного напряжения подключим осциллограф к выходу усилителя.

Виртуальный макет неинвертирующего усилителя постоянного тока представлен на рисунке 3.16.




Рис. 3.16 – Виртуальный макет неинвертирующего усилителя постоянного тока

Осциллограммы входного и выходного напряжений неинвертирующего усилителя представлены на рисунке 3.17.




Рис. 3.17 – Осциллограммы входного и выходного напряжений неинвертирующего усилителя постоянного тока

Временные диаграммы показывают: усилитель не инвертирует входное напряжение; амплитуда входного напряжения $U_{m\text{ вх}} = 0,2 \text{ В}$, амплитуда выходного напряжения $U_{m\text{ вых}} \approx 11 \text{ В}$, то есть $|k_U| = \frac{11}{0,2} = 55$.

Исследование активного полосового RC-фильтра

Активный полосовой фильтр можно реализовать на основе операционного усилителя по схеме, представленной на рисунке 3.18.




Рис. 3.18 – Активный полосовой фильтр
на основе операционного усилителя

Основными параметрами фильтра являются параметры амплитудно-частотной характеристики $A_U(\omega)$ коэффициента передачи по напряжению: резонансная частота, значение коэффициента усиления на резонансной частоте, верхняя и нижняя частоты полосы пропускания, добротность.

Амплитудно-частотная характеристика выражается через операторное изображение $k_U(p)$ коэффициента передачи по напряжению:

$$A_U(\omega) = \left| k_U(p) \Big|_{p=j\omega} \right|.$$

Для определения операторного изображения $k_U(p)$ сформируем операторную схему замещения фильтра (рис. 3.19), в которой пассивные компоненты представлены операторными проводимостями:

$$Y_1 = \frac{1}{R_1}, Y_2 = \frac{1}{R_2}, Y_3 = \frac{1}{R_3}, Y_4 = pC_1, Y_5 = pC_2.$$




Рис. 3.19 – Операторная схема замещения
активного полосового фильтра

В предположении, что операционный усилитель является идеальным, операторной схеме замещения соответствует система уравнений, составленная методом узловых потенциалов:

$$\left. \begin{aligned} (Y_1 + Y_2 + Y_4 + Y_5)U_1 - Y_4 U_2 - Y_5 U_{\text{ВЫХ}} - Y_1 U_{\text{ВХ}} &= 0 \\ -Y_4 U_1 + (Y_4 + Y_5)U_2 - Y_3 U_{\text{ВЫХ}} &= 0 \end{aligned} \right\},$$

причём $U_2 = 0$.

Тогда система уравнений приобретает вид:

$$\left. \begin{aligned} (Y_1 + Y_2 + Y_4 + Y_5)U_1 - Y_5 U_{\text{ВЫХ}} - Y_1 U_{\text{ВХ}} &= 0 \\ -Y_4 U_1 - Y_3 U_{\text{ВЫХ}} &= 0 \end{aligned} \right\}.$$

Из системы уравнений следует:

$$U_{\text{ВЫХ}} = - \frac{Y_1 Y_4}{Y_3 (Y_1 + Y_2 + Y_4 + Y_5) + Y_4 Y_5} U_{\text{ВХ}},$$

откуда операторное изображение коэффициента передачи напряжения:

$$k_U(p) = \frac{U_{\text{ВЫХ}}}{U_{\text{ВХ}}} = - \frac{Y_1 Y_4}{Y_3 (Y_1 + Y_2 + Y_4 + Y_5) + Y_4 Y_5}.$$

Используя выражения для операторных проводимостей пассивных компонентов, найдём:

$$k_U(p) = -\frac{C_1 R_2 R_3 p}{C_1 C_2 R_1 R_2 R_3 p^2 + (C_1 + C_2) R_1 R_2 p + (R_1 + R_2)}.$$

Приведём операторное изображение коэффициента передачи напряжения к канонической форме $k_U(p) = k \frac{p}{\omega_0^2 + \frac{p}{Q\omega_0} + 1}$, где Q – добротность, а ω_0 – резонансная круговая частота полосового фильтра:

$$k_U(p) = -\left(\frac{C_1 R_2 R_3}{R_1 + R_2}\right) \left(\frac{p}{C_1 C_2 \frac{R_1 R_2}{R_1 + R_2} R_3 p^2 + (C_1 + C_2) \frac{R_1 R_2}{R_1 + R_2} p + 1} \right).$$

Из последнего выражения следует, что резонансная круговая частота, добротность и коэффициент усиления на резонансной частоте определяются соотношениями:

$$\omega_0 = \frac{1}{\sqrt{C_1 C_2 (R_1 \parallel R_2) R_3}}, \quad Q = \sqrt{\frac{C_1 C_2 R_3}{(C_1 + C_2)^2 (R_1 \parallel R_2)}},$$

$$A_U(\omega_0) = k \omega_0 Q = \frac{R_3}{R_1} \left(\frac{C_1}{C_1 + C_2} \right), \quad \text{где } R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}.$$

Зададим значения параметров пассивных компонентов:

$$R_1 = 15 \text{ кОм}, \quad R_2 = 15 \text{ кОм}, \quad R_3 = 150 \text{ кОм}, \quad C_1 = 100 \text{ нФ}, \quad C_2 = 100 \text{ нФ}.$$

Расчётные параметры амплитудно-частотной характеристики коэффициента передачи напряжения составляют:

$$\omega_0 = \frac{1}{\sqrt{100 \cdot 10^{-9} \cdot 100 \cdot 10^{-9} \cdot 7,5 \cdot 10^3 \cdot 150 \cdot 10^3}} = 298,1 \left(\frac{\text{рад}}{\text{с}} \right);$$

$$Q = \sqrt{\frac{100 \cdot 10^{-9} \cdot 100 \cdot 10^{-9} \cdot 150 \cdot 10^3}{(100 \cdot 10^{-9} + 100 \cdot 10^{-9})^2 \cdot 7,5 \cdot 10^3}} = 2,24;$$

$$A_U(\omega_0) = \frac{150 \cdot 10^3}{15 \cdot 10^3} \left(\frac{100 \cdot 10^{-9}}{100 \cdot 10^{-9} + 100 \cdot 10^{-9}} \right) = 5.$$

Виртуальный макет полосового фильтра представлен на рисунке 3.20.




Рис. 3.20 – Виртуальный макет активного полосового фильтра

Экспериментальное определение параметров амплитудно-частотной характеристики полосового фильтра. Для выполнения моделирования в инспекторе объектов установим параметры, представленные на рисунке 3.21.

General	
Параметры моделирования	
Параметры анализа	
General	
nd	20
fstart	1
fstop	1000

Рис. 3.21 – Параметры моделирования активного полосового фильтра

Частотные характеристики коэффициента передачи напряжения полосового фильтра представлены на рисунке 3.22.




Рис. 3.22 – Частотные характеристики активного полосового фильтра

Участок амплитудно-частотной характеристики в окрестности резонансной частоты представлен на рисунке 3.23.



Рис. 3.23 – Участок амплитудно-частотной характеристики в окрестности резонансной частоты

Из амплитудно-частотной характеристики следует, что круговая резонансная частота равна $\omega_0 = 2\pi f_0 = 6,28 \cdot 47,53 = 298,6 \left(\frac{\text{рад}}{\text{с}} \right)$, а коэффициент

$$\text{усиления на резонансной частоте } A_U(\omega_0) = 10^{\frac{A_U(\omega_0)[\text{дБ}]}{20}} = 10^{\frac{13,98}{20}} = 5.$$

На верхней и нижней частотах полосы пропускания коэффициент передачи по напряжению уменьшается на 3 дБ по сравнению с коэффициентом усиления на резонансной частоте (рис. 3.24).




Рис. 3.24 – Нахождение верхней и нижней частот полосы пропускания

Используя маркеры, определим экспериментальные значения соответствующих частот: $f_H \approx 37,99$ Гц, $f_B \approx 59,25$ Гц. Экспериментальное

$$\text{значение добротности составляет: } Q = \frac{f_0}{f_B - f_H} = \frac{47,53}{59,25 - 37,99} = 2,24.$$

Таким образом, расхождение расчётных и экспериментальных значений параметров частотной характеристики полосового фильтра не превышает 1%.

Выводы

В ходе выполнения лабораторной работы было проведено проектирование и исследование следующих схем:

- инвертирующего усилителя с $k_U = 31$;
- неинвертирующего усилителя с $k_U = 55$;
- активного полосового RC-фильтра.

Моделирование проводилось в виртуальной среде ASIMEC и подтвердило правильность расчётов.

Содержание отчета. Отчет по лабораторной работе должен отражать последовательность проектирования, схему виртуального макета, осциллограмму выходного напряжения ЦАП, вставленные из виртуальной среды ASIMEC, и выводы по работе.

При оформлении отчета следует руководствоваться требованиями Образовательного стандарта ТУСУР 01-2021 «Работы студенческие по направлениям подготовки и специальностям технического профиля. Общие требования и правила оформления» (<https://regulations.tusur.ru/documents/70>).

4 МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ПОДГОТОВКЕ К АТТЕСТАЦИИ ПО ДИСЦИПЛИНЕ

4.1 Общие указания по подготовке к аттестации по дисциплине

Аттестация по дисциплине «Микросхемотехника» проводится в формах, предусмотренных учебным планом, посредством компьютерного тестирования. Фонд тестовых заданий содержит задания на воспроизведение знаний и на применение знаний для решения задач.

Общие рекомендации к решению задач. На первом этапе необходимо установить, какие закономерности лежат в основе решаемой задачи. С помощью соотношений, формул, таблиц, выражающих эти закономерности, следует найти решение задачи. Следует стремиться к получению решения в аналитическом виде: сначала необходимо записать исходные формулы, сделать соответствующие преобразования, получить конечные формулы, а затем подставлять в эти формулы числовые значения. Конечные формулы должны выражать искомые величины через величины, заданные в условии задачи. Если решение задачи в общем виде связано с громоздкими преобразованиями, то его целесообразно проводить, применяя числовые вычисления на промежуточных этапах. С целью исключения ошибок рекомендуется все промежуточные вычисления проводить в системе СИ.

При получении числового ответа следует обращать внимание на точность окончательного результата, которая должна соответствовать требованиям задания.

Некоторые задачи можно решить несколькими методами. Очень полезно проверить различные методы решения. Помимо того что это дает дополнительную тренировку, сопоставив решения, можно сделать вывод о том, какие методы решения являются наиболее рациональными. Всегда

следует считать лучшим тот метод решения, который проще, то есть требует меньшего числа действий.

При возникновении затруднений в ходе решения задач следует ознакомиться с примерами выполнения типовых заданий по соответствующему разделу дисциплины.

4.2 Примеры решения типовых задач

Задача 1. Представить десятичное число 78 в двоичной, восьмеричной и шестнадцатеричной системах счисления.

Решение. Для перевода целого десятичного числа в другую систему счисления нужно последовательно делить это число и получаемые частные от деления на основание новой системы до тех пор, пока частное от деления не станет меньше основания новой системы счисления. Старшей цифрой в записи числа в новой системе счисления служит последнее частное, а следующие за ней цифры определяются остатками от деления.

Основание двоичной системы счисления равно двум, поэтому

$$\begin{array}{r}
 \begin{array}{r}
 78 \\
 -78 \\
 \hline
 0
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 39 \\
 | 2 \\
 \hline
 19 \\
 | 2 \\
 \hline
 9 \\
 | 2 \\
 \hline
 4 \\
 | 2 \\
 \hline
 2 \\
 | 2 \\
 \hline
 1
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 18 \\
 | 2 \\
 \hline
 9 \\
 | 2 \\
 \hline
 4 \\
 | 2 \\
 \hline
 2 \\
 | 2 \\
 \hline
 1
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 9 \\
 | 2 \\
 \hline
 4 \\
 | 2 \\
 \hline
 2 \\
 | 2 \\
 \hline
 1
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 4 \\
 | 2 \\
 \hline
 2 \\
 | 2 \\
 \hline
 1
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 2 \\
 | 2 \\
 \hline
 1
 \end{array}
 \begin{array}{l}
 | 2 \\
 \hline
 1
 \end{array}
 \end{array}
 \begin{array}{l}
 \text{старший разряд} \\
 \text{младший разряд}
 \end{array}$$

$$78_{10} = 1001110_2 = 1001110_B.$$

Целесообразно выполнить проверку полученного результата путем обратного перевода двоичного числа в десятичное:

$$\begin{aligned}
 1001110_2 &= 1 \cdot 2^6 + 0 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = \\
 &= 64 + 8 + 4 + 2 = 78_{10}.
 \end{aligned}$$

Основание восьмеричной системы счисления равно восьми, поэтому

$$\begin{array}{r|l} 78 & 8 \\ -72 & 9 \\ \hline 6 & 8 \\ & 1 \end{array} \begin{array}{l} \\ \\ \rightarrow \text{старший разряд} \\ \rightarrow \text{младший разряд} \end{array}$$

$$78_{10} = 116_8 = 116Q.$$

Обратный перевод восьмеричного числа в десятичное:

$$116_8 = 1 \cdot 8^2 + 1 \cdot 8^1 + 6 \cdot 8^0 = 64 + 8 + 6 = 78_{10}.$$

Основание шестнадцатеричной системы счисления равно шестнадцати, поэтому

$$\begin{array}{r|l} 78 & 16 \\ -64 & 4 \\ \hline 14 & \end{array} \begin{array}{l} \\ \rightarrow \text{старший разряд} \\ \rightarrow \text{младший разряд} \end{array}$$

При записи шестнадцатеричного числа следует учесть, что значение 14 отображается с помощью цифры E:

$$78_{10} = 4E_{16} = 4EH.$$

Обратный перевод шестнадцатеричного числа в десятичное:

$$4E_{16} = 4 \cdot 16^1 + 14 \cdot 16^0 = 64 + 14 = 78_{10}.$$

Ответ: $78_{10} = 1001110B = 116Q = 4EH.$

Задача 2. Представить двоичный код чисел 123Q, 3AH.

Решение. Суффиксы Q и H в записи чисел указывают на восьмеричную и шестнадцатеричную системы счисления соответственно.

Для перевода восьмеричного числа в двоичное необходимо каждую цифру представить соответствующей двоичной триадой:

$$\begin{array}{ccc} \frac{1}{\downarrow} & \frac{2}{\downarrow} & \frac{3}{\downarrow} \\ 001 & 010 & 011 \end{array}$$

В старшей двоичной триаде незначащие нули при записи числа можно опустить, в результате чего

$$123Q = 1010011B.$$

Для перевода шестнадцатеричного числа в двоичное необходимо каждую цифру представить соответствующей двоичной тетрадой:

$$\begin{array}{cc} \text{3} & \text{A} \\ \downarrow & \downarrow \\ 0011 & 1010 \end{array}$$

В старшей двоичной тетраде незначащие нули при записи числа можно опустить, в результате чего

$$3AH = 111010B.$$

Ответ: $123Q = 1010011B$; $3AH = 111010B$.

Задача 3. Перевести числа $10101111B$, $457Q$, $3CH$ в десятичную систему счисления.

Решение. Для перевода целого числа из произвольной системы счисления в десятичную его необходимо представить в виде полинома:

$$A_p = a_{n-1}a_{n-2}\dots a_1a_0 = \sum_{i=0}^{n-1} a_i p^i = a_{n-1}p^{n-1} + a_{n-2}p^{n-2} + \dots + a_1p^1 + a_0p^0,$$

где p – основание системы счисления;

n – число разрядов (разрядность) числа;

$0 \leq a_i < p$ – цифры числа.

В двоичной системе счисления $p = 2$, $a_i = \{0,1\}$.

$$\begin{aligned} 10101111_2 &= \sum_0^7 a_i 2^i = \\ &= 1 \cdot 2^7 + 0 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = \\ &= 128 + 32 + 8 + 4 + 2 + 1 = 177_{10}. \end{aligned}$$

В восьмеричной системе счисления $p = 8$, $a_i = \{0,1,2,3,4,5,6,7\}$.

$$457_8 = \sum_0^2 a_i 8^i = 4 \cdot 8^2 + 5 \cdot 8^1 + 7 \cdot 8^0 = 256 + 40 + 7 = 303_{10}.$$

В шестнадцатеричной системе счисления $p = 16$,

$a_i = \{0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F\}$, где $A = 10$, $B = 11$, $C = 12$, $D = 13$,
 $E = 14$, $F = 15$.

$$3C_{16} = \sum_0^1 a_i 16^i = 3 \cdot 16^1 + 12 \cdot 16^0 = 48 + 12 = 60_{10}.$$

Ответ: $10101111B = 177_{10}$; $457Q = 303_{10}$; $3CH = 60_{10}$.

Задача 4. Представить десятичные числа 85 и (-46) в прямом, обратном и дополнительном кодах при 8-разрядной сетке.


Решение. В 8-разрядной сетке семь младших разрядов служат для представления модуля числа в виде семиразрядного двоичного кода, а старший разряд является знаковым. Значение знакового разряда принимается равным 0 для положительных и 1 для отрицательных чисел.

Прямой, обратный и дополнительный коды положительных чисел совпадают.

Переводим десятичное число 85 в двоичную систему счисления:
 $85_{10} = 1010101_2$.


Так как число положительное, знаковый разряд принимает значение 0.

В результате прямой, обратный и дополнительный код десятичного числа 85 имеет вид:




Представляем модуль десятичного числа (-46) в виде семиразрядного двоичного кода: $|-46_{10}| = 0101110_2$.

Так как число отрицательное, знаковый разряд принимает значение 1. В результате прямой код десятичного числа (-46) имеет вид:



Обратный код отрицательного числа формируется путем инвертирования всех разрядов прямого кода, кроме знакового разряда:



Для получения дополнительного кода отрицательного числа необходимо к его обратному коду прибавить единицу по правилам двоичной арифметики:

$$\begin{array}{r}
 1\ 1\ 0\ 1\ 0\ 0\ 0\ 1 \\
 + 1 \\
 \hline
 1\ 1\ 0\ 1\ 0\ 0\ 1\ 0
 \end{array}$$

Задача 5. Перевести числа 27_{10} и A_{16} из дополнительного кода в прямой.

Решение. Представим число 27_{10} в двоичном коде: $27_{10} = 00100111_2$. Так как значение знакового разряда равно 0, число является положительным, а для положительных чисел дополнительный код и прямой код совпадают.

Представим число A_{16} в двоичном коде: $A_{16} = 10101100_2$. Поскольку значение знакового разряда равно 1, число является отрицательным.

3. Для проверки правильности тождества $\overline{AB} + \overline{AC} = \overline{A+B} (A+C)$ преобразуем его правую часть:

$$\begin{aligned} \overline{AB}(A+C) &= (\overline{A+B})(A+C) = \overline{A}A + \overline{B}A + \overline{A}C + \overline{B}C = \\ &= \overline{A}B + \overline{A}C + \overline{B}C = \overline{A}B + \overline{A}C + (A+\overline{A})\overline{B}C = \\ &= \overline{A}B + \overline{A}C + A\overline{B}C + \overline{A}\overline{B}C = \overline{A}B(1+C) + \overline{A}C(1+\overline{B}) = \overline{A}B + \overline{A}C. \end{aligned}$$

4. Выражение для логической функции «исключающее ИЛИ с инверсией» в совершенной дизъюнктивной нормальной форме имеет вид:

$$\overline{A \oplus B} = \overline{AB + \overline{A}\overline{B}}.$$

Следовательно, правую часть соотношения

$A \oplus B = \overline{\overline{AB + \overline{A}\overline{B}}}$ можно представить в виде: $\overline{\overline{AB + \overline{A}\overline{B}}} = \overline{\overline{A \oplus B}} = A \oplus B$, что доказывает его правильность.

5. Соотношение $A + AB = A$ соответствует дизъюнктивной форме теоремы поглощения, то есть является верным. Доказательство тождества можно выполнить на основе преобразования его левой части: $A + AB = A(1+B) = A$.

6. На основании проверки предыдущего соотношения можно сделать вывод о том, что соотношение $A + AB = B$ является ошибочным.

7. Соотношение $A(A+B) = A$ соответствует конъюнктивной форме теоремы поглощения, то есть является верным, что можно показать путем преобразования его левой части:

$$A(A+B) = AA + AB = A + AB = A(1+B) = A.$$

8. Соотношение $AB + A\overline{B} = A$ соответствует дизъюнктивной форме теоремы склеивания, поэтому является правильным. Это можно показать путем преобразования левой части тождества: $AB + A\overline{B} = A(B + \overline{B}) = A$.

Задача 7. Указать логические элементы, реализующие булеву функцию, заданную таблицей истинности (рис. 4.1).




Рис. 4.1 – Логические элементы

Решение. Проверку соответствия между логическими элементами и таблицей истинности можно осуществить на основе сравнения выражений соответствующих булевых функций в совершенной дизъюнктивной нормальной форме и в совершенной конъюнктивной нормальной форме.

Выражение булевой функции, заданной таблицей истинности, в совершенной дизъюнктивной нормальной форме имеет вид $f = \bar{A}\bar{B} + \bar{A}B + A\bar{B}$.

Выражение булевой функции, заданной таблицей истинности, в совершенной конъюнктивной нормальной форме имеет вид $f = \bar{A} + \bar{B}$.

Логический элемент № 1 реализует булеву функцию «исключающее ИЛИ», выражение которой в совершенной дизъюнктивной нормальной форме имеет вид $f = A \oplus B = A\bar{B} + \bar{A}B$. Сравнивая выражения, делаем вывод, что логический элемент № 1 не соответствует заданной таблице истинности.

Логический элемент № 2 реализует булеву функцию «исключающее ИЛИ с инверсией», выражение которой в совершенной дизъюнктивной нормальной форме имеет вид $f = \overline{A \oplus B} = A B + \overline{A} \overline{B}$. Сравнивая выражения, делаем вывод, что логический элемент № 2 не соответствует заданной таблице истинности.

В зависимости от порядка подачи входных сигналов логического элемента № 3 реализуются функции $f = \overline{\overline{A} B} = A + \overline{B}$ либо $f = \overline{A \overline{B}} = \overline{A} + B$ (логический элемент № 3 не соответствует заданной таблице истинности ни при каком порядке подачи входных сигналов).

Логический элемент № 4 реализует булеву функцию «штрих Шеффера» (И-НЕ), выражение которой имеет вид $f = \overline{A B} = \overline{A} + \overline{B}$.

В зависимости от порядка подачи сигналов на входы логического элемента № 5 реализуются булевы функции $f = \overline{A} B$ либо $f = A \overline{B}$ (логический элемент № 5 не соответствует заданной таблице истинности ни при каком порядке подачи входных сигналов).

В зависимости от порядка подачи сигналов на входы логического элемента № 6 реализуются булевы функции $f = \overline{A} + B$ либо $f = A + \overline{B}$ (логический элемент № 6 не соответствует заданной таблице истинности ни при каком порядке подачи входных сигналов).

Логический элемент № 7 является элементом многоступенчатой логики. Независимо от порядка подачи входных сигналов элемент реализует булеву функцию вида $f = AB + \overline{A} \overline{B}$ (логический элемент № 7 не соответствует заданной таблице истинности).

Логический элемент № 8 является элементом многоступенчатой логики. Независимо от порядка подачи входных сигналов элемент реализует булеву функцию вида $f = A \overline{B} + \overline{A} B$ (логический элемент № 8 не соответствует заданной таблице истинности).

Задача 8. Представить десятичное число 76 в двоично-десятичном коде.

Решение. В двоично-десятичном коде каждая цифра десятичного числа представляется соответствующей двоичной тетрадой:

$$\begin{array}{cc} \frac{7}{\downarrow} & \frac{5}{\downarrow} \\ 0111 & 0101 \end{array}$$

Задача 9. Указать минтермы, соответствующие единичным наборам булевой функции, заданной картой Карно (рис. 4.2).

				A				

1	0	1	1		B			
0	1	1	0					

				C				

Рис. 4.2 – Карта Карно

Решение. Каждая клетка карты Карно соответствует минтерму, в котором прямыми являются переменные, содержащие данную клетку в областях своих прямых значений, а инверсными – переменные, содержащие клетку в областях своих инверсных значений.

Соответствие клеток заданной карты Карно минтермам булевой функции имеет вид, представленный на рисунке 4.3.

				A				

$\bar{A}\bar{B}\bar{C}$	$\bar{A}BC$	ABC	$AB\bar{C}$		B			
$\bar{A}\bar{B}C$	$\bar{A}B\bar{C}$	$A\bar{B}\bar{C}$	$A\bar{B}C$					

				C				

Рис. 4.3 – Минтермы карты Карно

Из сопоставления исходной карты Карно с картой минтермов трех переменных видно, что единичным наборам булевой функции соответствуют минтермы $\overline{A}\overline{B}C$, $\overline{A}B\overline{C}$, $AB\overline{C}$, $A\overline{B}C$, ABC .

Задача 10. Записать минимизированное выражение булевой функции, реализуемой комбинационной схемой (рис. 4.4).




Рис. 4.4 – Комбинационная схема

Решение. В состав комбинационной схемы входят логические элементы, реализующие булевы функции: «штрих Шеффера» (DD1), «стрелка Пирса» (DD2), «исключающее ИЛИ» (DD3).

Комбинируя выражения булевых функций отдельных элементов, получим выражение булевой функции комбинационного устройства, представленное на рисунке 4.5.




Рис. 4.5 – Логические элементы комбинационного устройства и их булевы функции

Преобразуем полученное выражение на основе законов булевой алгебры:

$$f = \overline{AB} \oplus \overline{A+C} = AB(\overline{A+C}) + \overline{AB}(A+C) = \\ = AB\overline{A}\overline{C} + (\overline{A+B})(A+C) = \overline{A}A + \overline{A}C + \overline{B}A + \overline{B}C = \overline{A}C + \overline{B}A + \overline{B}C.$$

Для минимизации последнего выражения воспользуемся картой Карно для трех переменных (рис. 4.6).




Рис. 4.6 – Карта Карно

Заданная комбинационная схема реализует булеву функцию, минимизированное запись которой имеет вид:

$$f = A\overline{B} + \overline{A}C.$$

Задача 11. Получить минимизированное выражение булевой функции, заданной картой Карно (рис. 4.7).




Рис. 4.7 – Карта Карно

Решение. Для минимизации булевой функции выделим блоки, заполненные единицами, доопределяя значения функции на неопределенных наборах до единиц или нулей для получения наиболее крупных блоков (рис. 4.8).




Рис. 4.8 – Минимизация прямого значения булевой функции по карте Карно

Минимизированное выражение булевой функции:

$$f = \overline{B} \overline{C} + \overline{B} D + C D.$$

Количество выделяемых блоков можно уменьшить, рассматривая блоки, заполненные нулями (рис. 4.9). В этом случае получается инверсное значение булевой функции:




Рис. 4.9 – Минимизация инверсного значения булевой функции по карте Карно

Минимизированное выражение булевой функции: $f = \overline{B\overline{C} + C\overline{D}}$.

По карте Карно с блоками, заполненными нулями, выражение функции может быть записано и в минимизированной конъюнктивной нормальной форме: $f = (\overline{B} + C)(\overline{C} + D)$.

Следовательно, $f = \overline{B}\overline{C} + \overline{B}D + CD = \overline{B\overline{C} + C\overline{D}} = (\overline{B} + C)(\overline{C} + D)$.

Задача 12. Определить булеву функцию f , соответствующую временной диаграмме (рис. 4.10).




Рис. 4.10 – Временные диаграммы булевой функции

Решение. По временной диаграмме составим таблицу истинности, полагая, что логика положительная (рис. 4.11).

<i>A</i>								
<i>B</i>								
	2	3	1	1	3	2	0	←
<i>f</i>								
	1	0	1	1	0	1	0	←

№	A	B	<i>f</i>
0	0	0	0
1	0	1	1
2	1	0	1
3	1	1	0

Рис. 4.11 – Временные диаграммы и таблица истинности булевой функции

По таблице истинности формируем выражение булевой функции в совершенной дизъюнктивной нормальной форме $f_{\text{СДНФ}} = \bar{A}B + A\bar{B}$ и делаем вывод, что временной диаграмме соответствует функция $f = A \oplus B$.

Задача 13. Определить четырехразрядное слово $Q_3 Q_2 Q_1 Q_0$, которое необходимо для реализации булевой функции $f = A + \bar{B}$ с помощью мультиплексора с четырьмя информационными и двумя адресными входами.

Решение. Выражение булевой функции, реализуемой мультиплексором с четырьмя информационными входами и двумя адресными входами, имеет вид:

$$f = Q_3 AB + Q_2 A\bar{B} + Q_1 \bar{A}B + Q_0 \bar{A}\bar{B}. \quad (4.1)$$

Заданную булеву функцию представим в совершенной дизъюнктивной нормальной нормальной форме:

$$f = A + \bar{B} = A(B + \bar{B}) + \bar{B}(A + \bar{A}) = AB + A\bar{B} + \bar{A}\bar{B} = AB + A\bar{B} + \bar{A}\bar{B}. \quad (4.2)$$

Сравнивая выражения (4.1) и (4.2), делаем вывод, что сигналы на информационных входах должны иметь значения: $Q_3 = 1$, $Q_2 = 1$, $Q_1 = 0$, $Q_0 = 1$. Четырехразрядное слово, которое необходимо подать на информационные входы мультиплексора: $Q_3 Q_2 Q_1 Q_0 = 1101$.

Задача 14. Определить восьмиразрядное слово $x_7 x_6 x_5 x_4 x_3 x_2 x_1 x_0$, которое необходимо подать на информационные входы A, B, C полного мультиплексора $8 - 1$ для реализации булевой функции $f = A B \bar{C} + \bar{A} \bar{C}$.

Решение. Выражение булевой функции, реализуемой мультиплексором с восемью информационными входами и инверсным входом разрешения (рис. 4.12), имеет вид:

$$f = \bar{E}(x_0 \bar{A} \bar{B} \bar{C} + x_1 \bar{A} \bar{B} C + x_2 \bar{A} B \bar{C} + x_3 \bar{A} B C + x_4 A \bar{B} \bar{C} + x_5 A \bar{B} C + x_6 A B \bar{C} + x_7 A B C). \quad (4.3)$$




Рис. 4.12 – Полный мультиплексор $8 - 1$

Решение. Светодиод будет гореть, когда на выходе мультиплексора установится низкий уровень напряжения (логический ноль при положительной логике).

Логические элементы схемы формируют на информационных входах мультиплексора сигналы: $x_0 = x_2 = x_3 = x_4 = x_5 = x_6 = x_7 = 1$, $x_1 = 0$ (см. решение задачи 14).

Коммутация логического нуля на выход мультиплексора возможна только с первого входа. Для этого на адресные входы необходимо подать двоичный код десятичного числа $1_{10} = 001_2$ (рис. 4.14).




Рис. 4.14 – Уровни сигналов на выходах логических элементов и программного переключателя комбинационного устройства

С учетом порядка подключения выходов программного переключателя к адресным входам мультиплексора на выходе программного переключателя должен присутствовать двоичный код 0100 либо 1100. Программный

переключатель формирует на выходе инверсный двоичный код числа, набранного на лимбе. Таким образом, для получения прямого кода числа необходимо инвертировать выходной код программного переключателя: $1011_2 = 11_{10}$ либо $0011_2 = 3_{10}$. Так как в схеме используется программный переключатель на десять положений, код 1011_2 не реализуется. Таким образом, на лимбе программного переключателя необходимо набрать число 3_{10} .

Задача 16. Указать булеву функцию, реализуемую комбинационной схемой (рис. 4.15).




Рис. 4.15 – Комбинационная схема на базе мультиплексора

Решение. Выражение булевой функции, реализуемой мультиплексором с четырьмя информационными входами и прямым входом разрешения, имеет вид:

$$f = E(x_0 \bar{A} \bar{B} + x_1 \bar{A} B + x_2 A \bar{B} + x_3 AB).$$

Для заданной схемы $x_0 = \bar{C}$, $x_1 = x_2 = 0$, $x_3 = C$. Отсутствие на условном графическом изображении мультиплексора входа разрешения предполагает, что на вход разрешения подан сигнал, разрешающий работу мультиплексора ($E=1$).

С учетом информационных значений входных сигналов схемы выражение булевой функции принимает вид:

$$f = 1(\overline{C} \overline{A} \overline{B} + 0 \cdot \overline{A} B + 0 \cdot A \overline{B} + CAB) = \overline{C} \overline{A} \overline{B} + CAB.$$

Задача 17. Определить двоичный код на выходах комбинационной схемы (рис. 4.16).




Рис. 4.16 – Комбинационная схема на базе дешифратора

Решение. Заземление входа микросхемы при использовании положительной логики и положительного напряжения питания обеспечивает подачу на этот вход сигнала логического нуля (рис. 4.17).




Рис. 4.17 – Уровни сигналов элементов комбинационной схемы

Так как вход разрешения является инверсным, подача на него логического нуля разрешает работу дешифратора. Логические элементы схемы формируют на адресных входах дешифратора двоичный код 001. Данный код определяет номер выхода, на котором формируется сигнал логической единицы, при этом на остальных выходах формируются сигналы логического нуля. Таким образом, выходной код схемы – 00000010.

Задача 18. Представить в десятичной системе счисления число C , формируемое на выходе схемы (рис. 4.18).




Рис. 4.18 – Комбинационная схема на сумматоре и логических элементах

Решение. Микросхема сумматора формирует на выходе арифметическую сумму S восьмиразрядных двоичных чисел A и B . Переведем числа 150 и 129 из десятичной системы счисления в двоичную: $150_{10} = 10010110_2$, $129_{10} = 10000001_2$.

Так как двоичный код числа 150 подается на группу входов B через инверторы, необходимо выполнить поразрядное инвертирование двоичного кода этого числа: $\overline{10010110} = 01101001$.

Определим арифметическую сумму двоичных кодов 10000001 и 01101001:

$$\begin{array}{r}
 1\ 0\ 0\ 0\ 0\ 0\ 0\ 1 \\
 +\ 0\ 1\ 1\ 0\ 1\ 0\ 0\ 1 \\
 \hline
 1\ 1\ 1\ 0\ 1\ 0\ 1\ 0
 \end{array}$$

Из схемы следует, что число C формируется путем поразрядного инвертирования полученной на выходе сумматора арифметической суммы S :

$$C = \bar{S} = \bar{1\ 1\ 1\ 0\ 1\ 0\ 1\ 0} = 0\ 0\ 0\ 1\ 0\ 1\ 0\ 1.$$

Переведем полученное число C из двоичной систем счисления в десятичную:

$$\begin{aligned}
 C &= \sum_{i=0}^7 c_i \cdot 2^i = 0 \cdot 2^7 + 0 \cdot 2^6 + 0 \cdot 2^5 + 1 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = \\
 &= 16 + 4 + 1 = 21.
 \end{aligned}$$

Задача 19. Определить функцию сравнения цифрового компаратора, выполненного на двоичном сумматоре (рис. 4.19).




Рис. 4.19 – Цифровой компаратор на сумматоре

Решение. Функция сравнения цифрового компаратора представляет собой совокупность отношений (больше, меньше, равно) между входными кодами, обеспечивающих логическую единицу на выходе F .

Инверсный двоичный код n -разрядного числа A связан с его прямым кодом соотношением: $\bar{A} = 2^n - 1 - A$.

На выходе сумматора формируется арифметическая сумма, определяемая формулой: $\bar{A} + B = 2^n - 1 - (A - B)$.

Определим значение сигнала на выходе F для трех возможных отношений между числами A и B .

1. При отношении « A равно B » ($A = B$) выполняется равенство $\bar{A} + B = 2^n - 1$. Так как вес выхода переноса сумматора равен 2^n , то $S = 2^n - 1$, $P = 0$, $F = \bar{P} = 1$.

2. При отношении « A больше B » ($A > B$) справедливо $\bar{A} + B = 2^n - 1 - |A - B| < 2^n$. С учетом веса выхода переноса сумматора $S = 2^n - 1 - |A - B|$, $P = 0$, $F = \bar{P} = 1$.

3. Если « A меньше B » ($A < B$), то $\bar{A} + B = 2^n - 1 + |A - B| \geq 2^n$. С учетом веса выхода переноса сумматора $S = |A - B| - 1$, $P = 1$, $F = \bar{P} = 0$.

Так как логическая единица на выходе F формируется для отношений « A равно B » и « A больше B », то функцией сравнения цифрового компаратора является « A больше либо равно B » ($A \geq B$).

В правильности полученного ответа можно убедиться на конкретных числовых примерах, задавшись определенной разрядностью сравниваемых чисел.

Задача 20. Определить число, которое высветится на одnorазрядном цифробуквенном индикаторе (рис. 4.20) при замыкании ключа.




Рис. 4.20 – Схема микроэлектронного устройства

Решение. Предположим, что в заданной схеме использованы интегральные микросхемы транзисторно-транзисторной логики, а логика по полярности положительная. Это значит, что напряжение питания положительное, заземленный вход соответствует подаче логического нуля, а незадействованный вход – логической единице.

При замыкании ключа на входах установки RS -триггера формируются сигналы $S = 0$, $R = 1$. Так как входы установки инверсные, это приводит к установке RS -триггера в единичное состояние ($Q_{RS} = 1$, $\bar{Q}_{RS} = 0$). С инверсного выхода RS -триггера на информационный вход D -триггера поступает сигнал логического нуля. Для определения сигнала, поступающего на вход синхронизации D -триггера, необходимо определить сигнал на выходе переноса сумматора (выход с весом 16). Поскольку на оба входа сумматора с весом 8 с прямого выхода RS -триггера поступает сигнал логической единицы, то независимо от уровней сигналов на других входах сумматора происходит перенос логической единицы из старшего разряда (выход с весом 8) в разряд переноса. Следовательно, на вход синхронизации D -триггера однозначно подается уровень логической единицы, что приводит к появлению на прямом выходе D -триггера сигнала с информационного входа (в рассматриваемом случае $Q_D = 0$).




Рис. 4.22 – Счетчик с заданным коэффициентом пересчета

Решение. Рассматриваемая схема представляет собой восьмиразрядный счетчик, построенный на основе каскадного соединения микросхем четырехразрядных десятичного и двоичного счетчиков. Коэффициент пересчета десятичного счетчика равен $k_{сч10} = 10$, коэффициент пересчета двоичного счетчика равен $k_{сч2} = 2^4 = 16$. При каскадном соединении счетчиков максимально возможный коэффициент пересчета определяется произведением $k_{сч} = k_{сч10} k_{сч2} = 10 \cdot 16 = 160$. Номер состояния счетчика определяется двоичным кодом $Q_7 Q_6 Q_5 Q_4 Q_3 Q_2 Q_1 Q_0$. При этом веса разрядов четырехразрядного двоичного счетчика увеличиваются в десять раз (рис. 4.23).




Рис. 4.23 – Счетчик с коэффициентом пересчета 89

Включение в схему счетчика конъюнктора приводит к тому, что при переходе в 89-е состояние счетчик обнуляется. Если принять среднее время задержки распространения сигнала микросхем равным нулю, обнуление счетчика будет происходить мгновенно после 88-го состояния. Это значит, что реализуемыми являются состояния с 0-го по 88-е, то есть коэффициент пересчета равен 89.

Задача 22. Указать восьмиразрядное слово $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0$, которое надо подать на вход устройства (рис. 4.24), чтобы загорелся светодиод.




Рис. 4.24 – Комбинационное цифровое устройство

Решение. Светодиод будет гореть, когда на выходе логического элемента ЗИ-НЕ установится уровень напряжения логического нуля U^0 (при

положительной логике и положительном напряжении питания). Уровень напряжения логического нуля U^0 на выходе логического элемента 3И-НЕ установится тогда, когда на всех входах элемента 3И-НЕ будет уровень напряжения логической единицы U^1 . Следовательно, на выходах мультиплексора, RS-триггера и логического элемента 4И-НЕ уровни напряжения U^1 . На выходе мультиплексора напряжение логической единицы U^1 будет тогда, когда $a_7=1$, $a_6=0$ и $a_5=1$. На выходе RS-триггера напряжение логической единицы U^1 установится при $a_4=0$. На выходе логического элемента 4И-НЕ напряжение логической единицы U^1 установится при $a_3=0$, $a_2=0$, $a_1=1$ и $a_0=1$.




Рис. 4.25 – Сигналы на входах комбинационного цифрового устройства, при которых горит светодиод

Таким образом, для того чтобы загорелся светодиод, на входы устройства необходимо подать восьмиразрядное слово $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 10100011$ (рис. 4.25).

Задача 23. Определить напряжение логической единицы базового логического элемента ТТЛ с корректирующей цепочкой в режиме холостого хода, если напряжение питания составляет $5\text{ В} \pm 5\%$, а падение напряжения на прямосмещенном p - n -переходе составляет $0,6\text{ В}$.

Решение. Напряжение логической единицы базового логического элемента ТТЛ с корректирующей цепочкой определяется выражением:

$$U^1 = U_{\text{ип}} - 2U^* - R_{\text{вых}}^1 I_{\text{н}}^1,$$

где $R_{\text{вых}}^1$ – выходное сопротивление выключенного элемента;

$I_{\text{н}}^1$ – выходной ток, отдаваемый выключенным элементом в нагрузку.

В режиме холостого хода $I_{\text{н}}^1 = 0$, поэтому $U^1 = U_{\text{ип}} - 2U^*$. Учитывая заданную нестабильность напряжения питания, получаем:

$$U_{\text{мин}}^1 = U_{\text{ип мин}} - 2U^* = 0,95 \cdot 5 - 2 \cdot 0,6 = 3,55\text{ В},$$

$$U_{\text{макс}}^1 = U_{\text{ип макс}} - 2U^* = 1,05 \cdot 5 - 2 \cdot 0,6 = 4,05\text{ В},$$

$$U_{\text{ном}}^1 = U_{\text{ип ном}} - 2U^* = 5 - 2 \cdot 0,6 = 3,8\text{ В}.$$

Относительная нестабильность напряжения логической единицы составляет:

$$\delta U_+^1 = \frac{U_{\text{макс}}^1 - U_{\text{ном}}^1}{U_{\text{ном}}^1} = \frac{4,05 - 3,8}{3,8} = \frac{0,25}{3,8} \approx 0,066\text{ В} = 6,6\%,$$

$$\delta U_-^1 = \frac{U_{\text{ном}}^1 - U_{\text{мин}}^1}{U_{\text{ном}}^1} = \frac{3,8 - 3,55}{3,8} = \frac{0,25}{3,8} \approx 0,066\text{ В} = 6,6\%.$$

Поскольку $\delta U_+^1 = \delta U_-^1 = \delta U^1$, напряжение логической единицы можно представить в виде: $U^1 = U_{\text{ном}}^1 [\text{В}] \pm \delta U^1 [\%] = 3,8\text{ В} \pm 6,6\%$.

Задача 24. Определить напряжение логического нуля базового логического элемента ТТЛШ с корректирующей цепочкой, если падение напряжения на прямосмещенном p - n -переходе составляет 0,8 В, а падение на переходе Шоттки составляет 0,35 В. Ответ представить в вольтах, округлив до сотых.

Решение. Напряжение логического нуля базового логического элемента ТТЛШ с корректирующей цепочкой определяется выражением:

$$U_{\text{ТТЛШ}}^0 = U^* - U_{\text{Ш}}^*,$$

где U^* – падение напряжения на прямосмещенном p - n -переходе;

$U_{\text{Ш}}^*$ – падение напряжения на прямосмещенном переходе Шоттки.

Используя численные значения параметров, получим $U_{\text{ТТЛШ}}^0 = 0,8 - 0,35 = 0,45$ В.

Для оценочных расчетов можно в первом приближении считать, что $U_{\text{Ш}}^* \approx 0,5U^*$, тогда $U_{\text{ТТЛШ}}^0 \approx U^* - 0,5U^* = 0,5U^*$, т. е. $U_{\text{ТТЛШ}}^0 \approx 0,5 \cdot 0,8 = 0,4$ В.

Задача 25. Определить пороговое напряжение двухвходового базового логического элемента ТТЛ с корректирующей цепочкой при температуре $T = 300$ К, если падение напряжения на прямосмещенном p - n -переходе составляет $U^* = 0,8$ В, параметр аппроксимации вольт-амперных характеристик транзистора $m = 1,1$, а инверсный коэффициент передачи тока базы $\beta_I = 0,01$. Ответ представить в вольтах, округлив до сотых.

Решение. Пороговое напряжение базового логического элемента ТТЛ с корректирующей цепочкой определяется формулой $U_{\text{пор}} = 2U^* - U_{\text{ост мэт}}$.

Остаточное напряжение $U_{\text{ост мэт}}$ многоэмиттерного транзистора выражается соотношением $U_{\text{ост мэт}} = m \varphi_T \ln \frac{1 + k_{\text{об}} \beta_I}{\beta_I} = m \frac{kT}{q_e} \ln \frac{1 + k_{\text{об}} \beta_I}{\beta_I}$. Для

двухвходового логического элемента коэффициент объединения по входу составляет $k_{об} = 2$. Используя заданные численные значения параметров, постоянной Больцмана k , заряда электрона q_e и округляя ответ до сотых, найдем:

$$U_{пор} = 2 \cdot 0,8 - 1,1 \cdot \frac{1,38 \cdot 10^{-23} \cdot 300}{1,6 \cdot 10^{-19}} \cdot \ln \frac{1 + 2 \cdot 0,01}{0,01} \approx 1,47 \text{ В.}$$

Задача 26. Определить помехозащищенность базовых логических элементов ТТЛ и ТТЛШ с корректирующей цепочкой по уровню логической единицы, если напряжение питания составляет 5 В, а падение напряжения на прямосмещенном p - n -переходе составляет 0,8 В.

Решение. Помехозащищенность базового логического элемента ТТЛ с корректирующей цепочкой по уровню логической единицы определяется выражением $U_{п\ \text{ТТЛ}}^1 = U^1 - U_{пор} \approx U_{ип} - 4U^*$. Подставляя численные значения параметров, определим помехозащищенность базового логического элемента ТТЛ:

$$U_{п\ \text{ТТЛ}}^1 \approx 5 - 4 \cdot 0,8 = 1,8 \text{ В.}$$

Для логического элемента ТТЛШ с корректирующей цепочкой пороговое напряжение $U_{пор} = U^* + U_{ш}^*$, поэтому помехозащищенность базового логического элемента ТТЛШ:

$$U_{п\ \text{ТТЛШ}}^1 = U^1 - U_{пор} \approx (U_{ип} - 2U^*) - (U^* + U_{ш}^*) = U_{ип} - 3U^* - U_{ш}^*.$$

Принимая $U_{ш}^* \approx 0,5U^* = 0,5 \cdot 0,8 = 0,4 \text{ В}$, определим помехозащищенность базового логического элемента ТТЛШ:

$$U_{п\ \text{ТТЛШ}}^1 = 5 - 3 \cdot 0,8 - 0,4 = 2,2 \text{ В.}$$

Задача 27. Определить пороговое напряжение 4-входового логического элемента ИЛИ-НЕ КМОП, считая все МДП-транзисторы идентичными. Напряжение питания составляет 9 В, а пороговое напряжение транзисторов принять равным 2 В.

Решение. Пороговое напряжение логического элемента ИЛИ-НЕ КМОП определяется выражением

$$U_{\text{пор}} = \frac{U_{\text{пор},n} \sqrt{k_{n,\text{ЭКВ}}} + \sqrt{k_{p,\text{ЭКВ}}} (U_{\text{ип}} - U_{\text{пор},p})}{\sqrt{k_{n,\text{ЭКВ}}} + \sqrt{k_{p,\text{ЭКВ}}}},$$

где $k_{n,\text{ЭКВ}}$ – удельная крутизна эквивалентного управляющего транзистора;

$k_{p,\text{ЭКВ}}$ – удельная крутизна эквивалентного нагрузочного транзистора.

Поскольку управляющие транзисторы элемента ИЛИ-НЕ включены параллельно, нагрузочные транзисторы включены последовательно и все

МДП-транзисторы идентичны, то $k_{n,\text{ЭКВ}} = \sum_{i=1}^{k_{\text{об}}} k_{n,i} = k_{\text{об}} k_n$, $k_{p,\text{ЭКВ}} = \frac{1}{\sum_{i=1}^{k_{\text{об}}} \frac{1}{k_{p,i}}} =$

$$= \frac{k_p}{k_{\text{об}}}.$$

Тогда

$$\begin{aligned} U_{\text{пор}} &= \frac{U_{\text{пор},n} \sqrt{k_{\text{об}} k_n} + \sqrt{\frac{k_p}{k_{\text{об}}}} (U_{\text{ип}} - U_{\text{пор},p})}{\sqrt{k_{\text{об}} k_n} + \sqrt{\frac{k_p}{k_{\text{об}}}}} = \\ &= \frac{U_{\text{пор},n} \sqrt{k_{\text{об}}} + \sqrt{\frac{1}{k_{\text{об}}}} (U_{\text{ип}} - U_{\text{пор},p})}{\sqrt{k_{\text{об}}} + \sqrt{\frac{1}{k_{\text{об}}}}}. \end{aligned}$$

Используя численные значения, определим:

$$U_{\text{пор}} = \frac{2\sqrt{4} + \sqrt{\frac{1}{4}}(9-2)}{\sqrt{4} + \sqrt{\frac{1}{4}}} = 3 \text{ В.}$$

Задача 28. Определить сопротивление резистора, обеспечивающее выходной ток источника тока $I_{\text{ВЫХ}} \approx 2 \text{ мА}$, если коэффициент передачи тока базы транзисторов $\beta = 40$, напряжение источника питания $U_{\text{ИП}} = 15 \text{ В}$, а напряжение на прямосмещенном эмиттерном переходе $U_{\text{бэ}} = 0,8 \text{ В}$ (рис. 4.26).




Рис. 4.26 – Интегральный источник постоянного тока на основе простейшего токового зеркала

Решение. Для рассматриваемой схемы токового зеркала справедливо соотношение между токами задающей и выходной цепей: $\frac{I_{\text{ВЫХ}}}{I_{\text{ВХ}}} = \frac{\beta}{\beta + 2}$, где $I_{\text{ВХ}} = I_{R1}$. Используя закон Ома $U_{R1} = R_1 I_{R1}$ и второй закон Кирхгофа для контура $(U_{\text{ИП}} - R_1 - U_{\text{бэ}})$, получим $I_{R1} = \frac{U_{\text{ИП}} - U_{\text{бэ}}}{R_1}$. Тогда

$I_{\text{ВЫХ}} = \left(\frac{U_{\text{ИП}} - U_{\text{бэ}}}{R_1} \right) \left(\frac{\beta}{\beta + 2} \right)$, откуда $R_1 = \left(\frac{U_{\text{ИП}} - U_{\text{бэ}}}{I_{\text{ВЫХ}}} \right) \left(\frac{\beta}{\beta + 2} \right)$. Используя чис-

ленные значения параметров, найдем значение сопротивления R_1 :

$$R_1 = \left(\frac{15 - 0,8}{2 \cdot 10^{-3}} \right) \left(\frac{40}{40 + 2} \right) \approx 7762 \text{ Ом} \approx 7,76 \text{ кОм}.$$

Поскольку транзисторы идентичны, то базовые токи транзисторов одинаковы:

$$I_{\text{б1}} = I_{\text{б2}} = \frac{I_{\text{к2}}}{\beta} = \frac{I_{\text{ВЫХ}}}{\beta} = \frac{2 \cdot 10^{-3}}{40} = 5 \cdot 10^{-5} \text{ А} = 50 \text{ мкА}.$$

Задача 29. Определить минимально допустимое значение выходного тока, если коэффициент передачи тока базы транзисторов $\beta = 50$, напряжение источника питания $U_{\text{ИП}} = 15 \text{ В}$, напряжение на прямосмещенном эмиттерном переходе $U_{\text{бэ}} = 0,7 \text{ В}$, а максимально допустимое значение сопротивления резистора ограничено величиной $R_{1\text{max}} = 50 \text{ кОм}$ (рис. 4.27).




Рис. 4.27 – Интегральный источник постоянного тока на основе токового зеркала Уилсона

Решение. Выходной ток токового зеркала Уилсона определяется выражением $I_{\text{ВЫХ}} = \frac{U_{\text{ип}} - 2U_{\text{бэ}}}{R_1} \left(1 - \frac{2}{\beta^2 + 2\beta + 2} \right)$. Тогда минимальное значение выходного тока, соответствующее максимально допустимому значению сопротивления $R_{1\text{max}}$, выражается формулой:

$$I_{\text{ВЫХ min}} = \frac{U_{\text{ип}} - 2U_{\text{бэ}}}{R_{1\text{max}}} \left(1 - \frac{2}{\beta^2 + 2\beta + 2} \right).$$

Подставляя численные значения параметров, найдем:

$$I_{\text{ВЫХ.min}} = \frac{15 - 2 \cdot 0,7}{50 \cdot 10^3} \left(1 - \frac{2}{50^2 + 2 \cdot 50 + 2} \right) \approx 2,72 \cdot 10^{-4} \text{ А} = 272 \text{ мкА}.$$

Задача 30. Определить выходное сопротивление источника постоянного напряжения, если $R_U = 10 \text{ кОм}$, $k_U = 500$ (рис. 4.28).




Рис. 4.28 – Источник постоянного напряжения с низким импедансом на выходе

Решение. Выходное сопротивление представленного источника постоянного напряжения определяется выражением $R_{\text{ВЫХ}} = \frac{R_U}{k_U + 1}$.

Подставляя численные значения, получим $R_{\text{ВЫХ}} = \frac{10 \cdot 10^3}{500 + 1} \approx 19,96 \text{ Ом}$.

Задача 31. Определить выходное напряжение интегрального стабилизатора напряжения, если $R_1 = 15 \text{ кОм}$, $R_2 = 5 \text{ кОм}$ (рис. 4.29).




Рис. 4.29 – Источник напряжения с использованием падения напряжения между базой и эмиттером как опорное напряжение

Решение. Выходное напряжение определяется выражением

$$U_{\text{ВЫХ}} = U_{\text{бэ}} + R_1 I_{R1} = U_{\text{бэ}} + R_1 (I_{R2} + I_{\text{б}}) = U_{\text{бэ}} + R_1 \left(\frac{U_{\text{бэ}}}{R_2} + I_{\text{б}} \right). \text{ Пренебрегая то-}$$

ком базы, получим $U_{\text{ВЫХ}} = U_{\text{бэ}} \left(1 + \frac{R_1}{R_2} \right)$. Подставляя числовые значения,

$$\text{найдем } U_{\text{ВЫХ}} = 0,7 \cdot \left(1 + \frac{15 \cdot 10^3}{5 \cdot 10^3} \right) = 2,8 \text{ В.}$$

Задача 32. Определить значения выходного напряжения схемы для случаев включенного и выключенного состояний транзистора при $U_{\text{вх}} = 2 \text{ В}$, $R_1 = R_3 = 10 \text{ кОм}$, $R_2 = 30 \text{ кОм}$ (рис. 4.30).




Рис. 4.30 – Усилитель постоянного тока

Решение. Входящие в состав схемы операционный усилитель и полевой транзистор будем считать идеальными. Сопротивление идеального полевого транзистора во включенном состоянии равно нулю, а выключенном – бесконечности.

Для случая, соответствующего включенному состоянию транзистора, справедлива схема замещения, приведенная на рисунке 4.31.




Рис. 4.31 – Эквивалентная схема усилителя постоянного тока

Схема замещения соответствует инвертирующему УПТ на операционном усилителе. Резистор R_3 оказывается включенным параллельно идеальному источнику ЭДС и не влияет на потенциал входного узла схемы.

Выходное напряжение определяется соотношением $U_{\text{ВЫХ}} = -\frac{R_2}{R_1}U_{\text{ВХ}}$. Под-

ставляя числовые значения, находим $U_{\text{ВЫХ}} = -\frac{30 \cdot 10^3}{10 \cdot 10^3} \cdot 2 = -6 \text{ В}$.

Для случая, соответствующего выключенному состоянию транзистора, справедлива схема замещения, представленная на рисунке 4.32.




Рис. 4.32 – Схема замещения усилителя постоянного тока

Если операционный усилитель охвачен цепью отрицательной обратной связи и выходное напряжение не превышает напряжения насыщения, то операционный усилитель работает в линейном режиме. В этом случае к расчету схемы применим принцип суперпозиции, а выходное напряжение определяется выражением $U_{\text{ВЫХ}} = U_{\text{ВЫХ1}} + U_{\text{ВЫХ2}}$, где $U_{\text{ВЫХ1}}$ – составляющая выходного напряжения, обусловленная действием ЭДС $U_1 = U_{\text{ВХ}}$ при $U_2 = 0$; $U_{\text{ВЫХ2}}$ – составляющая выходного напряжения, обусловленная действием ЭДС $U_2 = U_{\text{ВХ}}$ при $U_1 = 0$.

При $U_2 = 0$ схема эквивалентна инвертирующему УПТ, поэтому

$U_{\text{ВЫХ1}} = -\frac{R_2}{R_1}U_1 = -\frac{R_2}{R_1}U_{\text{ВХ}}$. При $U_1 = 0$ схема эквивалентна неинвертиру-

ющему УПТ, поэтому $U_{\text{ВЫХ2}} = \left(1 + \frac{R_2}{R_1}\right)U_2 = \left(1 + \frac{R_2}{R_1}\right)U_{\text{ВХ}}$.

В итоге получаем выражение выходного напряжения в виде:

$$U_{\text{ВЫХ}} = \left(1 + \frac{R_2}{R_1}\right) U_{\text{ВХ}} - \frac{R_2}{R_1} U_{\text{ВХ}} = U_{\text{ВХ}}.$$

Подставляя числовые данные, находим $U_{\text{ВЫХ}} = 2 \text{ В}$.

ЛИТЕРАТУРА

1. Алексенко, А. Г. Основы микросхемотехники / А. Г. Алексенко. – М. : Юнимедиастайл, 2009. – 448 с.
2. Легостаев, Н. С. Микросхемотехника : учеб. пособие / Н. С. Легостаев. – Томск : ФДО, ТУСУР, 2023. – 246 с.
3. Преснухин, Л. Н. Расчет элементов цифровых устройств : учеб. пособие / Л. Н. Преснухин, Н. В. Воробьев, А. А. Шишкевич ; под ред. Л. Н. Преснухина. – 2-е изд., перераб. и доп. – М. : Высш. шк., 1991. – 526 с.
4. Ефимов, И. Е. Основы микроэлектроники : учеб. пособие для вузов / И. Е. Ефимов, И. Я. Козырь. – М. : Лань, 2008. – 384 с.
5. Игнатов, А. Н. Микросхемотехника и наноэлектроника : учеб. пособие / А. Н. Игнатов. – СПб. : Лань, 2011. – 528 с.
6. Легостаев, Н. С. Твердотельная электроника : учеб. пособие / Н. С. Легостаев, П. Е. Троян, К. В. Четвергов. – Томск : Томск. гос. ун-т систем упр. и радиоэлектроники, 2007. – 476 с.
7. Легостаев, Н. С. Микроэлектроника : учеб. пособие / Н. С. Легостаев, К. В. Четвергов. – Томск : Эль Контент, 2013. – 172 с.

ПРИЛОЖЕНИЕ А

Варианты заданий для контрольной работы

1. Спроектировать комбинационную схему, реализующую булеву функцию $f = ABC + \overline{BCD} + BD + A\overline{B}\overline{C}D$ с использованием мультиплексора.

2. Спроектировать устройство, зажигающее светодиод, если не менее четырех из семи входных двоичных сигналов принимают единичное значение.

3. Спроектировать комбинационную схему, реализующую булеву функцию $f = AB + \overline{\overline{A(C+D)}} + \overline{\overline{BC}}$ с использованием мультиплексора.

4. Спроектировать устройство, зажигающее светодиод, если два из семи входных двоичных сигналов принимают единичное значение.

5. Спроектировать устройство, зажигающее светодиод, если пять из восьми входных двоичных сигналов принимают нулевое значение.

6. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{\overline{AB}} + A\overline{\overline{(B+C)}} + \overline{\overline{BCD}}$ с использованием мультиплексора.

7. Спроектировать комбинационную схему, реализующую булеву функцию $f = A\overline{B}C + AB\overline{D} + \overline{A}\overline{B}CD$ с использованием дешифратора.

8. Спроектировать устройство, обеспечивающее отображение на индикаторах число единичных разрядов входного 10-разрядного кода.

9. Спроектировать полный одноразрядный сумматор на мультиплексоре серии К561.

10. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{A}C + A\overline{B} + C\overline{D} + ACD$ с использованием дешифратора.

11. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{\overline{ABC}} + \overline{\overline{BC}} + \overline{\overline{AD}}$ с использованием мультиплексора.

12. Спроектировать устройство, зажигающее светодиод, если не менее четырех из восьми входных двоичных сигналов принимают единичное значение.

13. Спроектировать комбинационную схему, реализующую булеву функцию $f = \bar{A} + \bar{B}C + \bar{A}\bar{D}$ с использованием мультиплексора.


14. Спроектировать устройство, зажигающее светодиод, если четыре из шести входных двоичных сигналов принимают единичное значение.

15. Спроектировать устройство, зажигающее светодиод, если три из семи входных двоичных сигналов принимают нулевое значение.

16. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{ABC} + \overline{A\bar{B}C} + \overline{C\bar{D}}$ с использованием мультиплексора.

17. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{A \oplus \bar{A}B \oplus C}$ с использованием дешифратора.

18. Спроектировать генератор импульсов заданной формы.




19. Спроектировать двухразрядный сумматор на логических элементах серии К555.

20. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{A \oplus \bar{B} \oplus C}$ с использованием дешифратора.

21. Спроектировать комбинационную схему, реализующую булеву функцию $f = \bar{A}C + B\bar{C} + \bar{B}\bar{D}$ с использованием мультиплексора.

22. Спроектировать устройство, зажигающее светодиод, если не менее трех из шести входных двоичных сигналов принимают единичное значение.

23. Спроектировать генератор импульсов заданной формы.



24. Спроектировать устройство, зажигающее светодиод, если два из пяти входных двоичных сигналов принимают единичное значение.

25. Спроектировать устройство, зажигающее светодиод, если три из шести входных двоичных сигналов принимают нулевое значение.

26. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{\overline{AB} + \overline{BC} + \overline{AD}}$ с использованием мультиплексора.

27. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{BC} \oplus \overline{ACD} + \overline{BD}$ с использованием дешифратора.

28. Спроектировать устройство, обеспечивающее отображение на индикаторах число нулевых разрядов входного 8-разрядного кода.


29. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{A \oplus B} + \overline{ACD}$ с использованием дешифратора.

30. Спроектировать комбинационную схему, реализующую булеву функцию $f = \overline{AB} \oplus \overline{AC} \oplus \overline{BCD}$ с использованием мультиплексора.

31. Спроектировать суммирующий счетчик с коэффициентом пересчета 225.


32. Спроектировать вычитающий счетчик с коэффициентом пересчета 70.

33. Спроектировать генератор импульсов заданной формы.



34. Спроектировать вычитающий счетчик с коэффициентом пересчета 120 с обеспечением индикации состояния на цифро-буквенных индикаторах.

35. Спроектировать генератор импульсов заданной формы.




36. Спроектировать делитель частоты импульсов в 15 раз.

37. Спроектировать устройство, пропускающее на выход каждый 20-й импульс входной импульсной последовательности.

38. Спроектировать суммирующий счетчик с коэффициентом пересчета 65.


39. Спроектировать генератор импульсов заданной формы.



40. Спроектировать суммирующий счетчик с коэффициентом пересчета 120 с обеспечением индикации состояния на индикаторах.

41. Спроектировать вычитающий счетчик с коэффициентом пересчета 65 с обеспечением индикации состояния на цифро-буквенных индикаторах.

42. Спроектировать генератор импульсов заданной формы.



43. Спроектировать делитель частоты импульсов в 30 раз.

44. Спроектировать устройство, пропускающее на выход каждый 18-й импульс входной импульсной последовательности.


45. Спроектировать суммирующий счетчик с $k_{сч} = 95$.

46. Спроектировать вычитающий счетчик с $k_{сч} = 260$.

47. Спроектировать суммирующий счетчик с коэффициентом пересчета 126 с обеспечением индикации состояния на индикаторах.

48. Спроектировать вычитающий счетчик с коэффициентом пересчета 84 с обеспечением индикации состояния на индикаторах.

49. Спроектировать генератор импульсов заданной формы.



50. Спроектировать делитель частоты импульсов в 24 раза.

51. Спроектировать устройство, пропускающее на выход каждый 24-й импульс входной импульсной последовательности.


52. Спроектировать суммирующий счетчик с коэффициентом пересчета 215.

53. Спроектировать вычитающий счетчик с коэффициентом пересчета 320.

54. Спроектировать устройство, пропускающее на выход каждый 30-й импульс входной импульсной последовательности.

55. Спроектировать вычитающий счетчик с коэффициентом пересчета 152 с обеспечением индикации состояния на цифро-буквенных индикаторах.

56. Спроектировать генератор импульсов заданной формы.



57 Спроектировать делитель частоты импульсов в 18 раз.

58. Спроектировать устройство, пропускающее на выход каждый 42-й импульс входной импульсной последовательности.


59. Спроектировать суммирующий счетчик с коэффициентом пересчета 352.

60. Спроектировать вычитающий счетчик с коэффициентом пересчета 130.

61. Спроектировать суммирующий счетчик с коэффициентом пересчета 84 с обеспечением индикации состояния на цифро-буквенных индикаторах.

62. Спроектировать вычитающий счетчик с коэффициентом пересчета 28 с обеспечением индикации состояния на цифро-буквенных индикаторах.

63. Спроектировать генератор импульсов заданной формы.



64. Спроектировать делитель частоты импульсов в 20 раз.


65. Спроектировать устройство, пропускающее на выход каждый 22-й импульс входной импульсной последовательности.

66. Спроектировать суммирующий счетчик с коэффициентом пересчета 154.

67. Спроектировать вычитающий счетчик с коэффициентом пересчета 135.

68. Спроектировать суммирующий счетчик с коэффициентом пересчета 65 с обеспечением индикации состояния на индикаторах.

69. Спроектировать генератор импульсов заданной формы.



70. Спроектировать вычитающий счетчик с коэффициентом пересчета 128 с обеспечением индикации состояния на цифро-буквенных индикаторах.

ПРИЛОЖЕНИЕ Б
Варианты заданий для лабораторных работ

Таблица Б.1 – Варианты заданий для лабораторной работы № 1

Вариант	Состояния счетчика в цикле								
	0	1	2	5	6	9	12	13	15
1	0	1	2	5	6	9	12	13	15
2	0	2	3	6	8	11	12	14	15
3	0	3	5	2	7	4	6	8	12
4	0	1	3	5	10	8	6	4	2
5	0	2	4	7	1	3	8	9	11
6	1	2	4	6	9	7	5	3	0
7	1	3	0	7	5	11	9	15	13
8	0	3	4	7	5	8	11	12	15
9	0	1	3	7	5	14	12	10	8
10	0	5	7	3	1	10	9	13	14
11	0	7	5	3	2	6	10	12	15
12	0	5	7	3	1	12	14	10	8
13	0	7	8	1	3	12	14	9	11
14	0	5	7	1	3	2	8	10	14
15	0	5	7	1	9	8	10	12	14
16	5	9	11	13	15	0	2	3	7
17	8	10	11	13	15	0	1	3	5
18	9	8	5	4	2	0	1	3	6
19	0	6	8	2	10	4	11	12	14
20	0	6	4	2	8	10	12	14	9
21	0	4	2	9	7	8	11	12	15
22	0	3	2	8	9	7	5	4	1
23	0	7	3	4	8	11	15	9	13
24	0	6	2	4	13	9	12	3	11
25	8	7	4	2	0	6	5	3	1

Окончание таблицы Б.1

Вариант	Состояния счетчика в цикле								
	7	9	10	12	15	0	1	3	6
26	7	9	10	12	15	0	1	3	6
27	9	12	13	15	0	2	4	6	8
28	2	5	3	4	0	1	6	7	10
29	5	4	2	0	1	3	6	10	12
30	7	9	11	0	2	4	6	1	3
31	1	2	0	3	4	6	9	7	12
32	5	10	9	14	13	0	3	1	7
33	4	8	11	13	14	1	7	0	3
34	10	9	14	11	0	7	5	3	1
35	3	1	6	9	11	14	0	7	5
36	1	3	5	14	12	10	8	0	7
37	15	0	1	3	4	7	8	11	13
38	1	4	6	8	10	12	9	14	0
39	2	0	1	3	6	10	8	5	7
40	2	13	8	10	12	14	0	6	5
41	13	14	8	0	5	3	2	10	12
42	7	9	11	13	15	0	3	5	8
43	4	3	13	15	9	11	0	8	2
44	9	11	3	13	0	8	2	4	14
45	0	8	5	3	1	7	6	4	2
46	3	9	0	11	13	2	4	15	8
47	0	6	4	7	9	10	2	12	13
48	3	5	11	8	6	4	2	0	1
49	7	9	11	13	0	1	3	5	15
50	1	10	12	14	8	0	7	5	3

Таблица Б.2 – Варианты заданий для лабораторной работы № 2

Вариант	Коэффициент усиления инвертирующего усилителя	Коэффициент усиления неинвертирующего усилителя	Параметры компонентов полосового фильтра				
			R_1 , кОм	R_2 , кОм	R_3 , кОм	C_1 , нФ	C_2 , нФ
1	20	55	15	15	50	50	50
2	21	54	15	15	60	60	60
3	22	53	15	15	70	70	70
4	23	52	15	15	80	80	80
5	24	51	15	15	90	90	90
6	25	50	15	15	100	100	100
7	26	49	15	15	110	110	110
8	27	48	15	15	120	120	120
9	28	47	15	15	130	130	130
10	29	46	15	15	140	140	140
11	30	45	24	24	50	50	50
12	19	44	24	24	60	60	60
13	18	43	24	24	70	70	70
14	17	42	24	24	80	80	80
15	16	41	24	24	90	90	90
16	15	40	24	24	110	100	100
17	14	39	24	24	120	110	110
18	13	38	24	24	130	120	120
19	12	37	24	24	140	130	130
20	10	36	24	24	150	140	140
21	31	35	26	26	100	50	50
22	32	34	22	22	110	60	60
23	33	33	26	26	120	70	70
24	34	32	22	22	130	80	80
25	35	31	26	26	140	90	90

Окончание таблицы Б.2

Вариант	Коэффициент усиления инвертирующего усилителя	Коэффициент усиления неинвертирующего усилителя	Параметры компонентов полосового фильтра				
			R_1 , кОм	R_2 , кОм	R_3 , кОм	C_1 , нФ	C_2 , нФ
26	36	30	22	22	150	100	100
27	37	5	26	26	160	110	110
28	38	6	22	22	170	120	120
29	39	7	26	26	180	130	130
30	40	8	22	22	200	140	140
31	55	9	10	10	100	50	50
32	54	10	12	12	110	60	60
33	53	12	10	10	120	70	70
34	52	13	12	12	130	80	80
35	51	14	10	10	140	90	90
36	50	15	12	12	150	100	100
37	49	16	14	14	160	110	110
38	48	17	16	16	170	120	120
39	47	18	18	18	180	130	130
40	46	19	20	20	200	140	140
41	45	20	5	5	100	50	50
42	44	21	5	5	110	60	60
43	43	22	5	5	120	70	70
44	42	23	5	5	130	80	80
45	41	24	5	5	140	90	90
46	5	25	5	5	50	100	100
47	6	26	5	5	60	110	110
48	7	27	5	5	70	120	120
49	8	28	5	5	80	130	130
50	9	29	5	5	90	140	140